5.4常用 FF
为了克服 RSFF的不定状态,引入 D?JK?T和
T’四种形式的钟控四门触发器。但四门 FF由于存在着严重的空翻问题，而不能在实际中应用。
为了既解决 同步问题 又能 防止空翻现象,
于是引出主从 FF和边沿 FF。
一?DFF（维持 — 阻塞 DFF）
1?电路结构电路的结构 =基本触发器 +触发引导电路
(a) 逻辑图
(b) 惯用符号图 5.4.1 维持 — 阻塞 DFF
维持 — 阻塞 DFF是在钟控 RSFF的基础上,利用电路内部发生的,0”
信号封锁 G3和 G4,使 FF的输出在 CP↑到达时,由输入信号 D决定 FF的变化,
而且只能变化一次,而不能多次变化。
2?工作原理讨论,D=D1? D2
（ 1） CP=0时，
Qn+1= Qn,保持 ；
（ 3） CP=1时，
分析,① D=0，则
1） Qn+1=0
② D=1,则
1） Qn+1=1
由以上分析可知，维持 —阻塞 DFF由于维持 —阻塞线的 作用,能可靠地避免空翻现象。
说明：
① 触发方式是上升沿触发，
用 符号表示
②,>”号表示动态输入，并且是上升沿触发；
3?功能描述
（ 1）特征方程 （或次态方程）
Qn+1 = [ D ]? CP↑
式中：,CP↑”表示 FF状态的变化发生在 CP的上升沿 。
（ 2）功能表
(3)激励表
(4) 波形图
4?动态特性 (脉冲工作特性 )
(1) 对 D信号的要求,tset(建立时间 )?tH(保持时间 )
1) 从 D端信号输入开始到门 G6?G5稳定需要 2tpd。
∴ tset = 2tpd
——称为 FF的建立时间，
也是 CP=0时，电路的 准备阶段 。
2）在 CP↑到 1之后,D应在
1tpd 时间内保持不变。
tH≥1tpd —— 称为 保持时间 。
以便 a?b通过 G4?G3建立稳定的
R’D?S’D并反馈到 G6?G5? G4的输入端。
（ 2）对 CP的要求,tCPL?tCPH
1) tCPL
tset 要在 CP↑之前 2tpd内 D
不可变化，这就要求 CP的低电平时间 tCPL≥2tpd 。如考虑在 D信号到达 G6输入端时，应保证 R’D为 1，则在此之前的
1tpd内 CP就应已为,0”，则应要求,tCPL≥3tpd。
2） tCPH (CP=1时）
∴ tCPH ≥3tpd
(3)传输延迟时间
tPLH和 tPHL
tPLH=2tpd,tPHL=3tpd
1) tPLH=2tpd
形成稳定状态形成稳定状态但如考虑形成稳定 tPLH需要 3tpd
2) tPHL=3tpd
(4) 最高时钟频率举例,
例一,二分频电路 (DFF处于计数状态 )
例二,用 DFF接成 2位二进制加法计数器
Q1 Q2
例三,习题 10
例四,二倍频电路,设初始态为,0”
分析,
例五：已知如下电路为 N=3的分频电路，其输出为方波信号，请画出它的波形图。
作业,5.6,5.7,5.8
为了克服 RSFF的不定状态,引入 D?JK?T和
T’四种形式的钟控四门触发器。但四门 FF由于存在着严重的空翻问题，而不能在实际中应用。
为了既解决 同步问题 又能 防止空翻现象,
于是引出主从 FF和边沿 FF。
一?DFF（维持 — 阻塞 DFF）
1?电路结构电路的结构 =基本触发器 +触发引导电路
(a) 逻辑图
(b) 惯用符号图 5.4.1 维持 — 阻塞 DFF
维持 — 阻塞 DFF是在钟控 RSFF的基础上,利用电路内部发生的,0”
信号封锁 G3和 G4,使 FF的输出在 CP↑到达时,由输入信号 D决定 FF的变化,
而且只能变化一次,而不能多次变化。
2?工作原理讨论,D=D1? D2
（ 1） CP=0时，
Qn+1= Qn,保持 ；
（ 3） CP=1时，
分析,① D=0，则
1） Qn+1=0
② D=1,则
1） Qn+1=1
由以上分析可知，维持 —阻塞 DFF由于维持 —阻塞线的 作用,能可靠地避免空翻现象。
说明：
① 触发方式是上升沿触发，
用 符号表示
②,>”号表示动态输入，并且是上升沿触发；
3?功能描述
（ 1）特征方程 （或次态方程）
Qn+1 = [ D ]? CP↑
式中：,CP↑”表示 FF状态的变化发生在 CP的上升沿 。
（ 2）功能表
(3)激励表
(4) 波形图
4?动态特性 (脉冲工作特性 )
(1) 对 D信号的要求,tset(建立时间 )?tH(保持时间 )
1) 从 D端信号输入开始到门 G6?G5稳定需要 2tpd。
∴ tset = 2tpd
——称为 FF的建立时间，
也是 CP=0时，电路的 准备阶段 。
2）在 CP↑到 1之后,D应在
1tpd 时间内保持不变。
tH≥1tpd —— 称为 保持时间 。
以便 a?b通过 G4?G3建立稳定的
R’D?S’D并反馈到 G6?G5? G4的输入端。
（ 2）对 CP的要求,tCPL?tCPH
1) tCPL
tset 要在 CP↑之前 2tpd内 D
不可变化，这就要求 CP的低电平时间 tCPL≥2tpd 。如考虑在 D信号到达 G6输入端时，应保证 R’D为 1，则在此之前的
1tpd内 CP就应已为,0”，则应要求,tCPL≥3tpd。
2） tCPH (CP=1时）
∴ tCPH ≥3tpd
(3)传输延迟时间
tPLH和 tPHL
tPLH=2tpd,tPHL=3tpd
1) tPLH=2tpd
形成稳定状态形成稳定状态但如考虑形成稳定 tPLH需要 3tpd
2) tPHL=3tpd
(4) 最高时钟频率举例,
例一,二分频电路 (DFF处于计数状态 )
例二,用 DFF接成 2位二进制加法计数器
Q1 Q2
例三,习题 10
例四,二倍频电路,设初始态为,0”
分析,
例五：已知如下电路为 N=3的分频电路，其输出为方波信号，请画出它的波形图。
作业,5.6,5.7,5.8
