一、寄存器
寄存器是用来寄存数码的逻辑部件, 所以必须具备接收和寄存数码的
功能 。 任何一种触发器都可以构成寄存器, 每一个触发器存放一位二进制数
或一个逻辑变量, 用 n个触发器组成的寄存器就可以存放 n位二进制数或 n个
逻辑变量 。
常用集成寄存器分类：
★ 由多个（边沿触发） D触发器组成的集成寄存器。
如,74171(4D),74175(4D),74174（ 6D),74273（ 8D)等。
★ 由带使能端 （ 电位控制式 ） D
触发器构成的锁存型集成寄存器 。
如,74375（ 4D),74363(8D)、
74373（ 8D)等。
这一类触发器在 CP↑作用下，输出接收输入代码，在 CP无效时输出保
持不变。 EN0 EN1 D Qn+1
0 1 1 1
0 1 0 0
0 0 x Q
1 x x 高阻
☆ 在清 0信号的作用下，触发器清 0。
☆ 在 CP↑作用下，输出接收输入代码，在 CP无效时输
出保持不变。
↑
寄存器中触发器状态改变
是与 CP同步，叫做 同步送数方
式。
R S CP [D] Qn+1
0 1 X X 0
1 0 X X 1
1 1 ↑ 0 0
1 1 ↑ 1 1
0000
RQ
D
3
D3
RQ
D
2
D2
RQ
D
1
D1
RQ
D
0
D0
1
1
CR
CP
D3 D2 D1 D0
4 QD RS
& &
3 QD RS
& &
2 QD RS
& &
1 QD RS
& &
D3 D2 D1 D0
☆ 异步送数,R,S为 D触发器异步置 0,1控制端
D3~D0
为并行数据
输入端,
Q3~Q0 为并
行数据输出,
叫做 并入－
并出 。
R S CP [D] Qn+1
0 1 X X 0
1 0 X X 1
1 1 ↑ 0 0
1 1 ↑ 1 1
当接收命令为 1时：
设,D3D2D1D0=1010
1 0 1 0
11 0
0
0 1
1
在异步置 0,1作用下, 输出为
1010,达到异步送数目的 。
01
110 0
移位寄存器是实现移位和寄存数码功能的逻辑部件。
目前常用的集成移位寄存器种类很多, 如 74164、
74165,74166均为八位单向移位寄存器, 74195为四位
单向移存器, 74194为四位双向移存器, 74198为八位
双向移存器 。
1、左移移位寄存器
☆ 由四级 D触发器组成四位左移移位寄存器。
☆ 第一级 D触发器接输入信号 Vi,其余触发器输入 D接前级
输出 Q,所有 CP连在一起接输入移存脉冲，是同步工作方式。
移存
脉冲
CP
Q D
3
Q D
2
Q D
1
Q D
4
串入VI
☆ 特征方程：
????? CPVDQ in 111
????? CPQDQ n 1212
????? CPQDQ n 2313
????? CPQDQ n 3414 1ii1ni QDQ ?? ??
★ 移位寄存器移存规律：
在移存脉冲的作用下, 输入信息的当前数码存入第一级触发器,
第一级触发器的状态存入到第二级触发器, 依此类推, 高位触发器存入
低位触发器状态, 实现了输入数码在移存脉冲的作用下向左逐位移存 。
假定,寄存器初态为 0,VI = 1101串行送入寄存器输入
从波形图看出：
输入信号每经过
一级触发器，移
动了一个移存周
期，但波形形状
保持不变。
CP
Q D
3
Q D
2
Q D
1
Q D
4
VI
1 1 10
1 2 3 4 5 6 7 8CP
IV
1Q
2Q
3Q
4Q
在移位寄存器的基础上加左、右移位控制信号使寄存器
同时具有左、右移功能。
CP:移存脉冲
A,右移串入
B,左移串入
M:左、右移控制
☆ 特征方程
? ? ????? CPQMMAQ n 314
? ? ????? CPQMQMQ n 2413
? ? ????? CPQMQMQ n 1312
? ? ????? CPBMQMQ n 211
★ 当 M=1时：
AQn ＝14?
413 QQn ＝?
112 QQn ＝?
211 QQn ＝?
★ 当 M=0时：
314 QQn ＝?
213 QQn ＝?
112 QQn ＝?
BQn ＝11 ?
A→4→3→2→1 4← 3← 2← 1← B
电路执行右移 电路执行左移
D Q
& &
1
4
D Q
& &
1
3
D Q
& &
1
2
D Q
& &
1
1
1
CP
A
M B
利用移位寄存器组成的计数器叫做移存型计数器。
移存型计数器状态转换要符合移位寄存规律。
1、环形计数器
☆ 首先确定是移存型计数器
11 ?? ? ini QQ
特点,将高位输入接低
位输出，而且头尾相连。
☆ 初始状态已确定，最低位置 1，其余位置 0，用启动脉冲
确定初始状态为,Q4Q3Q2Q1=0001
特征方程：
? ? ?????? CPQCPDQ n 3414 ＝
??? CPQQ n 213 ＝
??? CPQQ n 112 ＝
??? CPQQ n 411 ＝
计数顺序：
Q4Q3Q2Q1
0 0 0 1
0 0 1 0
0 1 0 0
1 0 0 0
计数特点：
每个状态转换只有一位为 1
环形计数器计数 M=触发器数 。
本 例触发器为 4，所以叫四分频、
M4计数。输入四个脉冲 Q4输出一
个脉冲。符合移位寄存规律 Q4移到 Q
1,其余位左移一位。
DQ
R
4
S DQ
R
3
S DQ
R
2
S DQ
R
1
S
CP
画状态转换图
0001 0010
01001000
4级触发器共有 16种状态，还有 12种状态不能进入主循环。
0000 1111
0011 0110
11001001
01011010
0111 1110
1011 1101
缺点,死循环太多，有 2n-n个状态没用。要修改设计，
方法不介绍，要求小规模电路会分析，中规模会应用、会
设计。
在计数脉冲 CP的作用下, Q4移到 Q1,其余位左移一位 。
2、扭环形计数器
在移存型计数器的基础上将最高位反码输出接第一级输入。
14 QQ ?
21 QQ ?
32 QQ ?
43 QQ ?
DR
在清 0信号的作用下，初始状态为 0,1
4＝Q 计数顺序,
CP Q4 Q3 Q2 Q
1
/Q4
0
1
2
3
4
5
6
7
0 0 0 1 1
0 0 1 1 1
0 0 0 0 1
0 1 1 1 1
1 1 1 1 0
1 1 1 0 0
1 1 0 0 0
1 0 0 0 0
特点,输入八个脉 Q4输出一个对称
方波，所以是八分频
n个触发器可以构成 2n分频器
本例 2X4＝ 8
缺点,用触发器较多，有 2n-2n状
态没有使用。
在计数脉冲 CP的作用下,/Q4移到
Q1,其余位左移一位。
DQ
R
1
DQ
R
2
DQ
R
3
DQ
R
4
CP
一,74195四位右移移位
寄存器
? ? ??? CPD＝Q 01n0
，0时LD当S H / ?
0 1 0
? ? ??? CPD＝Q 11n1
? ? ??? CPD＝Q 21n2
? ? ??? CPD＝Q 31n3
，1时LD当S H / ?
? ? ???? CPQKQJ＝Q 001n0
? ? ??? CPQ＝Q 01n1
? ? ??? CPQ＝Q 11n2
? ? ??? CPQ＝Q 21n3
寄存器在 CP↑执行并
入功能，将输入数据
同时送入寄存器。
Q0在 CP↑接收 J,/K串
入信号，其余位右移
一位。
串行输入数据端:KJ、
移位/置位控制端:LDS H /
异步清0 端:CR
J /K Q0n+1
0 1 Q0
0 0 0
1 0 /Q0
1 1 1
D3~D0:并行数据输入端
Q3~Q0:并行数据输出端
1 0 1
0Q
1Q
2Q
3Q
3Q
D
R
D
D
D
R
R
R
&
&
&
≥ 1
1
1
1
1
D0
D1
D2
D3
LDSH/
CP
CR
J
K
1,74195逻辑符号
2,74195功能表：
J /K Q0n+1
0 1 Q0
0 0 0
1 0 /Q0
1 1 1
CR LDSH/ CP J K 0D 1D 2D 3D 0Q 1Q 2Q 3Q 3Q
0 X X X X X X X X
X X
X X X X
X X X X
X X X X
X X X X
01
0
0 0
0
1 1
1 1
1 1
1 1
1
1
1 1
0d 1d 2d 3d 0d 1d 2d 3d 3d
0 0 0 0 1
n0Q n0Q n1Q n2Q n2Q
n0Q
n0Q
n0Q
n1Q
n1Q
n1Q
n2Q
n2Q
n2Q
n2Q
n2Q
n2Q
0
1
n0Q
↑
↑
↑
↑
↑
D0 D1 D2 D3
Q0 Q1 Q2 Q3
/SH LD
J K
CR
3Q
74195
CP
CR CP SLD SRD 0D 1D 2D 3D 0Q 1Q 2Q 3Q1M 0M
0 X X XX X X X X X 0 0 0 0
1 0 0 X X X X X X X n0Q n1Q n2Q n3Q
M1 M0 Q0n+1
0 0 保持
0 1 右移 接收串入 DSR
1 0 左移 接收串入 DSL
1 1 并入
1 0 1 ↑ X 1 X X X X 1 n0Q n1Q n2Q
1 0 1 ↑ X 0 X X X X 0 n
0Q n1Q
n2Q
1 1 0 ↑ 1 X X X X X 1n3Qn2Qn1Q
1 1 0 ↑ 0 X X X X X 0n3Qn2Qn1Q
1 1 1 ↑ X X 0d 1d 2d 3d 3d2d1d0d
1,逻辑符号
2,功能表
功能选择
D0 D1 D2 D3
Q0 Q1 Q2 Q3
CR74194
CP
M1
M0
DSR DSL
1、实现数码串－并变换
串行输入
并
行
输
出
串
并
转
换 4－ 10
译
码
器
3－ 8
译
码
器
① 串行－并行转换器
CP /CR DI Q0 Q1 Q2 Q3 Q4 Q5 Q6
0 0 X
1 1 D0
2 1 D1
3 1 D2
4 1 D3
5 1 D4
6 1 D5
7 1 D6
8 1 D0
D i,7位串行数据输入
具有自动转换功能的 7位串
－并转换电路。
片 Ⅰ,
接串行输入数据、,0DKJ
D1接 0为标志码,0移出
去，表明一组串入数据
已完成并出转换。
同时与其它并行数据输
入端组成 8位数据输入。
端、的串入接片的片 KJQ 21 3
由于输入是 7位串入数据,
因此输出只取 7位 。
串－并转换表：
7/ QLDSH ?
0 0 0 0 0 0 0 0
0 1 1 1 1 1 1
D0 0 1 1 1 1 1
D1 D0 0 1 1 1 1
D2 D1 D0 0 1 1 1
D3 D2 D1 D0 0 1 1
D4 D3 D2 D1 D0 0 1
D5 D4 D3 D2 D1 D0 0
D0 0 1 1 1 1 1 1
D0
D1
D2
D3
D4
D5
D6
7QLDSH/ ?
将串入变为并出
CP
Q0 Q1 Q2 Q3 Q4 Q5 Q6
CR
/SH LD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
74195(1)
CR
0 1
CR
/SH LD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
74195(2)
② 并行－串行转换器
CP Q10 Q11 Q12 Q13 Q20 Q21 Q22 Q23 S/L
0
1
2
3
4
5
6
7
实现并行数据输入，串行
数据输出。
并行输入数据由 7位并入数
据 DI0~DI6和标志位 0组成 8
位并入数据。
0 DI0 DI1 DI3DI2 DI4 DI5 DI6
1 0 DI0 DI1 DI2 DI3 DI4 DI5
1 1 0 DI0 DI1 DI2 DI3 DI4
1 1 1 0 DI0 DI1 DI2 DI3
DI0 DI1 DI2
DI0 DI1
DI0
0
0
0
1
1
1
0
1 1 1
1 1 1 1
1 1 1 1 1
DI1 DI2 DI3 DI4 DI5 DI6DI0
212013121110/ QQQQQQLDSH ? 1
1
1
1
1
1
0
1
片 Ⅰ, J,/K=1,Q0接收 1。
并－串转换表：
在启动脉冲的作用下,
0/ ?LDSH
电路执行并行输入功能。
。接收由于 1,1 0IQKJ ??其余位向右移位
片 2的 Q3为串行输出端。
CP
CR
CR
/SH LD
J K D0 D1 D2 D3
Q20Q21Q22Q23 23Q
74195(2)
DI00 DI1DI2 DI3DI4DI5DI61
&& 将并入变为串出
CR
/SH LD
J K D0 D1 D2
Q10Q11Q12Q13 13Q
74195(1)
D3
2、实现任意模值 M的计数器
本章已学过 M=2n,M≠2 n,同步、异步小规模集成计
数器。 74160,74161,7490中规模集成同步、异步计数
器。 74195,74194同样也可以组成任意模值计数器。
74195组成任意模值计数器,既具有计数器的特点又
满足移位寄存规律。
⑴ 环形计数器
特点：头尾相连,Q3＝ J,/K。
计数顺序：
CP J /K Q0 Q1 Q
2
Q3 S/L
并入数据 D0~D3=0111
00 1 1 1XX0
1 1 1 1 0 1 1 1
2 1 1 1 1 0 1 1
3 1 1 1 1 1 0 1
4 0 0 0 1 1 1 1
实现 M4计数。
计数特点：
每组输出只有一个 0
同样的计数电路，不同的预
置状态，计数模值不同。
在启动脉冲作用下
3QKJ ?＝
0 1 1 1
CR
/SHLD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
741951
CP
⑴ 扭环计数器
特点：将最高位反码输出接
串行输入端,/Q3接输入 J,/K。
并入数据 D0~D3=0111
CP J /K Q0 Q1 Q2 Q3 S/L
00 X X 0 1 1 1
0
3QKJ ??
0 0 0 1 1 11
2 0 0 0 0 0 1 1
3 0 0 0 0 0 0 1
4 1 1 1 0 0 0 1
5 1 1 1 1 0 0 1
6 1 1 1 1 1 0 1
1
1
1
1
1
1
1
1
1
0
1
0
1
0
7
8
在启动脉冲的作用下，计数
器初态为 0111。
当移位 /置位控制信号为 1时：
在 CP↑作用下实现 M8计数。
计数顺序：
注意,凡是计数器，必然构
成一个循环状态，否则不是
计数器。
0 1 1 1
CR
/SHLD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
741951
CP
例：分析用 74195构成的移存型计数器是 M几计数器？
Q3 Q2 Q1 Q0 S/L J /K Q3n+1 Q2n+1 Q1n+1 Q0n+1
0 0 0 0 1 1 0 1000
1000 1 00
0
1
1
1
11
1
1
1
1
000
0 0 1
0 0 0
0 0 1
0 1 0
1
1
1
1
1
1
1
1
1
0
0 1
1 0
0 1
1 0
1 0
0 1
0 1
X X
0 1 0 0
1 0 0 1
0 0 1 1
0 1 1 0
1 1 0 1
1 0 1 10
1 1 1
0 0 0 0
0 1 0
0 0 0
0 0
0 0
0 0
0
0
0
1
1 1
1 1
1 1
1 1 1
1 1 1
1 1 1
D0~D3并入接地
012/ QQQLDSH ?
3QJ ? 3QK ?
? ? ???? CPQKQJQ n 0010 ＝
? ? ??? CPQQ n 011 ＝
? ? ??? CPQQ n 112 ＝
? ? ??? CPQQ n 213 ＝
状态转换表：
M12移存型同步计数器
01n0 QQ1 0,KJ ?? ?
01n0 QQ0 1,KJ ?? ?
CR
/SHLD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
741951
CP
&
注,状态转换表一定要返回初始状态，形成一个
闭合循环。中间过程不能出错，错一次后面全错，结
果必然错误。
前面分析电路是一个典型
的可编程移存型同步计数分频
器。只要改变并行输入数据，
就可以得到 M16以下任意计数
分频器。见教材 P265表 7.4.18
CR
/SHLD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
741951
CP
&
寄存器是用来寄存数码的逻辑部件, 所以必须具备接收和寄存数码的
功能 。 任何一种触发器都可以构成寄存器, 每一个触发器存放一位二进制数
或一个逻辑变量, 用 n个触发器组成的寄存器就可以存放 n位二进制数或 n个
逻辑变量 。
常用集成寄存器分类：
★ 由多个（边沿触发） D触发器组成的集成寄存器。
如,74171(4D),74175(4D),74174（ 6D),74273（ 8D)等。
★ 由带使能端 （ 电位控制式 ） D
触发器构成的锁存型集成寄存器 。
如,74375（ 4D),74363(8D)、
74373（ 8D)等。
这一类触发器在 CP↑作用下，输出接收输入代码，在 CP无效时输出保
持不变。 EN0 EN1 D Qn+1
0 1 1 1
0 1 0 0
0 0 x Q
1 x x 高阻
☆ 在清 0信号的作用下，触发器清 0。
☆ 在 CP↑作用下，输出接收输入代码，在 CP无效时输
出保持不变。
↑
寄存器中触发器状态改变
是与 CP同步，叫做 同步送数方
式。
R S CP [D] Qn+1
0 1 X X 0
1 0 X X 1
1 1 ↑ 0 0
1 1 ↑ 1 1
0000
RQ
D
3
D3
RQ
D
2
D2
RQ
D
1
D1
RQ
D
0
D0
1
1
CR
CP
D3 D2 D1 D0
4 QD RS
& &
3 QD RS
& &
2 QD RS
& &
1 QD RS
& &
D3 D2 D1 D0
☆ 异步送数,R,S为 D触发器异步置 0,1控制端
D3~D0
为并行数据
输入端,
Q3~Q0 为并
行数据输出,
叫做 并入－
并出 。
R S CP [D] Qn+1
0 1 X X 0
1 0 X X 1
1 1 ↑ 0 0
1 1 ↑ 1 1
当接收命令为 1时：
设,D3D2D1D0=1010
1 0 1 0
11 0
0
0 1
1
在异步置 0,1作用下, 输出为
1010,达到异步送数目的 。
01
110 0
移位寄存器是实现移位和寄存数码功能的逻辑部件。
目前常用的集成移位寄存器种类很多, 如 74164、
74165,74166均为八位单向移位寄存器, 74195为四位
单向移存器, 74194为四位双向移存器, 74198为八位
双向移存器 。
1、左移移位寄存器
☆ 由四级 D触发器组成四位左移移位寄存器。
☆ 第一级 D触发器接输入信号 Vi,其余触发器输入 D接前级
输出 Q,所有 CP连在一起接输入移存脉冲，是同步工作方式。
移存
脉冲
CP
Q D
3
Q D
2
Q D
1
Q D
4
串入VI
☆ 特征方程：
????? CPVDQ in 111
????? CPQDQ n 1212
????? CPQDQ n 2313
????? CPQDQ n 3414 1ii1ni QDQ ?? ??
★ 移位寄存器移存规律：
在移存脉冲的作用下, 输入信息的当前数码存入第一级触发器,
第一级触发器的状态存入到第二级触发器, 依此类推, 高位触发器存入
低位触发器状态, 实现了输入数码在移存脉冲的作用下向左逐位移存 。
假定,寄存器初态为 0,VI = 1101串行送入寄存器输入
从波形图看出：
输入信号每经过
一级触发器，移
动了一个移存周
期，但波形形状
保持不变。
CP
Q D
3
Q D
2
Q D
1
Q D
4
VI
1 1 10
1 2 3 4 5 6 7 8CP
IV
1Q
2Q
3Q
4Q
在移位寄存器的基础上加左、右移位控制信号使寄存器
同时具有左、右移功能。
CP:移存脉冲
A,右移串入
B,左移串入
M:左、右移控制
☆ 特征方程
? ? ????? CPQMMAQ n 314
? ? ????? CPQMQMQ n 2413
? ? ????? CPQMQMQ n 1312
? ? ????? CPBMQMQ n 211
★ 当 M=1时：
AQn ＝14?
413 QQn ＝?
112 QQn ＝?
211 QQn ＝?
★ 当 M=0时：
314 QQn ＝?
213 QQn ＝?
112 QQn ＝?
BQn ＝11 ?
A→4→3→2→1 4← 3← 2← 1← B
电路执行右移 电路执行左移
D Q
& &
1
4
D Q
& &
1
3
D Q
& &
1
2
D Q
& &
1
1
1
CP
A
M B
利用移位寄存器组成的计数器叫做移存型计数器。
移存型计数器状态转换要符合移位寄存规律。
1、环形计数器
☆ 首先确定是移存型计数器
11 ?? ? ini QQ
特点,将高位输入接低
位输出，而且头尾相连。
☆ 初始状态已确定，最低位置 1，其余位置 0，用启动脉冲
确定初始状态为,Q4Q3Q2Q1=0001
特征方程：
? ? ?????? CPQCPDQ n 3414 ＝
??? CPQQ n 213 ＝
??? CPQQ n 112 ＝
??? CPQQ n 411 ＝
计数顺序：
Q4Q3Q2Q1
0 0 0 1
0 0 1 0
0 1 0 0
1 0 0 0
计数特点：
每个状态转换只有一位为 1
环形计数器计数 M=触发器数 。
本 例触发器为 4，所以叫四分频、
M4计数。输入四个脉冲 Q4输出一
个脉冲。符合移位寄存规律 Q4移到 Q
1,其余位左移一位。
DQ
R
4
S DQ
R
3
S DQ
R
2
S DQ
R
1
S
CP
画状态转换图
0001 0010
01001000
4级触发器共有 16种状态，还有 12种状态不能进入主循环。
0000 1111
0011 0110
11001001
01011010
0111 1110
1011 1101
缺点,死循环太多，有 2n-n个状态没用。要修改设计，
方法不介绍，要求小规模电路会分析，中规模会应用、会
设计。
在计数脉冲 CP的作用下, Q4移到 Q1,其余位左移一位 。
2、扭环形计数器
在移存型计数器的基础上将最高位反码输出接第一级输入。
14 QQ ?
21 QQ ?
32 QQ ?
43 QQ ?
DR
在清 0信号的作用下，初始状态为 0,1
4＝Q 计数顺序,
CP Q4 Q3 Q2 Q
1
/Q4
0
1
2
3
4
5
6
7
0 0 0 1 1
0 0 1 1 1
0 0 0 0 1
0 1 1 1 1
1 1 1 1 0
1 1 1 0 0
1 1 0 0 0
1 0 0 0 0
特点,输入八个脉 Q4输出一个对称
方波，所以是八分频
n个触发器可以构成 2n分频器
本例 2X4＝ 8
缺点,用触发器较多，有 2n-2n状
态没有使用。
在计数脉冲 CP的作用下,/Q4移到
Q1,其余位左移一位。
DQ
R
1
DQ
R
2
DQ
R
3
DQ
R
4
CP
一,74195四位右移移位
寄存器
? ? ??? CPD＝Q 01n0
，0时LD当S H / ?
0 1 0
? ? ??? CPD＝Q 11n1
? ? ??? CPD＝Q 21n2
? ? ??? CPD＝Q 31n3
，1时LD当S H / ?
? ? ???? CPQKQJ＝Q 001n0
? ? ??? CPQ＝Q 01n1
? ? ??? CPQ＝Q 11n2
? ? ??? CPQ＝Q 21n3
寄存器在 CP↑执行并
入功能，将输入数据
同时送入寄存器。
Q0在 CP↑接收 J,/K串
入信号，其余位右移
一位。
串行输入数据端:KJ、
移位/置位控制端:LDS H /
异步清0 端:CR
J /K Q0n+1
0 1 Q0
0 0 0
1 0 /Q0
1 1 1
D3~D0:并行数据输入端
Q3~Q0:并行数据输出端
1 0 1
0Q
1Q
2Q
3Q
3Q
D
R
D
D
D
R
R
R
&
&
&
≥ 1
1
1
1
1
D0
D1
D2
D3
LDSH/
CP
CR
J
K
1,74195逻辑符号
2,74195功能表：
J /K Q0n+1
0 1 Q0
0 0 0
1 0 /Q0
1 1 1
CR LDSH/ CP J K 0D 1D 2D 3D 0Q 1Q 2Q 3Q 3Q
0 X X X X X X X X
X X
X X X X
X X X X
X X X X
X X X X
01
0
0 0
0
1 1
1 1
1 1
1 1
1
1
1 1
0d 1d 2d 3d 0d 1d 2d 3d 3d
0 0 0 0 1
n0Q n0Q n1Q n2Q n2Q
n0Q
n0Q
n0Q
n1Q
n1Q
n1Q
n2Q
n2Q
n2Q
n2Q
n2Q
n2Q
0
1
n0Q
↑
↑
↑
↑
↑
D0 D1 D2 D3
Q0 Q1 Q2 Q3
/SH LD
J K
CR
3Q
74195
CP
CR CP SLD SRD 0D 1D 2D 3D 0Q 1Q 2Q 3Q1M 0M
0 X X XX X X X X X 0 0 0 0
1 0 0 X X X X X X X n0Q n1Q n2Q n3Q
M1 M0 Q0n+1
0 0 保持
0 1 右移 接收串入 DSR
1 0 左移 接收串入 DSL
1 1 并入
1 0 1 ↑ X 1 X X X X 1 n0Q n1Q n2Q
1 0 1 ↑ X 0 X X X X 0 n
0Q n1Q
n2Q
1 1 0 ↑ 1 X X X X X 1n3Qn2Qn1Q
1 1 0 ↑ 0 X X X X X 0n3Qn2Qn1Q
1 1 1 ↑ X X 0d 1d 2d 3d 3d2d1d0d
1,逻辑符号
2,功能表
功能选择
D0 D1 D2 D3
Q0 Q1 Q2 Q3
CR74194
CP
M1
M0
DSR DSL
1、实现数码串－并变换
串行输入
并
行
输
出
串
并
转
换 4－ 10
译
码
器
3－ 8
译
码
器
① 串行－并行转换器
CP /CR DI Q0 Q1 Q2 Q3 Q4 Q5 Q6
0 0 X
1 1 D0
2 1 D1
3 1 D2
4 1 D3
5 1 D4
6 1 D5
7 1 D6
8 1 D0
D i,7位串行数据输入
具有自动转换功能的 7位串
－并转换电路。
片 Ⅰ,
接串行输入数据、,0DKJ
D1接 0为标志码,0移出
去，表明一组串入数据
已完成并出转换。
同时与其它并行数据输
入端组成 8位数据输入。
端、的串入接片的片 KJQ 21 3
由于输入是 7位串入数据,
因此输出只取 7位 。
串－并转换表：
7/ QLDSH ?
0 0 0 0 0 0 0 0
0 1 1 1 1 1 1
D0 0 1 1 1 1 1
D1 D0 0 1 1 1 1
D2 D1 D0 0 1 1 1
D3 D2 D1 D0 0 1 1
D4 D3 D2 D1 D0 0 1
D5 D4 D3 D2 D1 D0 0
D0 0 1 1 1 1 1 1
D0
D1
D2
D3
D4
D5
D6
7QLDSH/ ?
将串入变为并出
CP
Q0 Q1 Q2 Q3 Q4 Q5 Q6
CR
/SH LD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
74195(1)
CR
0 1
CR
/SH LD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
74195(2)
② 并行－串行转换器
CP Q10 Q11 Q12 Q13 Q20 Q21 Q22 Q23 S/L
0
1
2
3
4
5
6
7
实现并行数据输入，串行
数据输出。
并行输入数据由 7位并入数
据 DI0~DI6和标志位 0组成 8
位并入数据。
0 DI0 DI1 DI3DI2 DI4 DI5 DI6
1 0 DI0 DI1 DI2 DI3 DI4 DI5
1 1 0 DI0 DI1 DI2 DI3 DI4
1 1 1 0 DI0 DI1 DI2 DI3
DI0 DI1 DI2
DI0 DI1
DI0
0
0
0
1
1
1
0
1 1 1
1 1 1 1
1 1 1 1 1
DI1 DI2 DI3 DI4 DI5 DI6DI0
212013121110/ QQQQQQLDSH ? 1
1
1
1
1
1
0
1
片 Ⅰ, J,/K=1,Q0接收 1。
并－串转换表：
在启动脉冲的作用下,
0/ ?LDSH
电路执行并行输入功能。
。接收由于 1,1 0IQKJ ??其余位向右移位
片 2的 Q3为串行输出端。
CP
CR
CR
/SH LD
J K D0 D1 D2 D3
Q20Q21Q22Q23 23Q
74195(2)
DI00 DI1DI2 DI3DI4DI5DI61
&& 将并入变为串出
CR
/SH LD
J K D0 D1 D2
Q10Q11Q12Q13 13Q
74195(1)
D3
2、实现任意模值 M的计数器
本章已学过 M=2n,M≠2 n,同步、异步小规模集成计
数器。 74160,74161,7490中规模集成同步、异步计数
器。 74195,74194同样也可以组成任意模值计数器。
74195组成任意模值计数器,既具有计数器的特点又
满足移位寄存规律。
⑴ 环形计数器
特点：头尾相连,Q3＝ J,/K。
计数顺序：
CP J /K Q0 Q1 Q
2
Q3 S/L
并入数据 D0~D3=0111
00 1 1 1XX0
1 1 1 1 0 1 1 1
2 1 1 1 1 0 1 1
3 1 1 1 1 1 0 1
4 0 0 0 1 1 1 1
实现 M4计数。
计数特点：
每组输出只有一个 0
同样的计数电路，不同的预
置状态，计数模值不同。
在启动脉冲作用下
3QKJ ?＝
0 1 1 1
CR
/SHLD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
741951
CP
⑴ 扭环计数器
特点：将最高位反码输出接
串行输入端,/Q3接输入 J,/K。
并入数据 D0~D3=0111
CP J /K Q0 Q1 Q2 Q3 S/L
00 X X 0 1 1 1
0
3QKJ ??
0 0 0 1 1 11
2 0 0 0 0 0 1 1
3 0 0 0 0 0 0 1
4 1 1 1 0 0 0 1
5 1 1 1 1 0 0 1
6 1 1 1 1 1 0 1
1
1
1
1
1
1
1
1
1
0
1
0
1
0
7
8
在启动脉冲的作用下，计数
器初态为 0111。
当移位 /置位控制信号为 1时：
在 CP↑作用下实现 M8计数。
计数顺序：
注意,凡是计数器，必然构
成一个循环状态，否则不是
计数器。
0 1 1 1
CR
/SHLD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
741951
CP
例：分析用 74195构成的移存型计数器是 M几计数器？
Q3 Q2 Q1 Q0 S/L J /K Q3n+1 Q2n+1 Q1n+1 Q0n+1
0 0 0 0 1 1 0 1000
1000 1 00
0
1
1
1
11
1
1
1
1
000
0 0 1
0 0 0
0 0 1
0 1 0
1
1
1
1
1
1
1
1
1
0
0 1
1 0
0 1
1 0
1 0
0 1
0 1
X X
0 1 0 0
1 0 0 1
0 0 1 1
0 1 1 0
1 1 0 1
1 0 1 10
1 1 1
0 0 0 0
0 1 0
0 0 0
0 0
0 0
0 0
0
0
0
1
1 1
1 1
1 1
1 1 1
1 1 1
1 1 1
D0~D3并入接地
012/ QQQLDSH ?
3QJ ? 3QK ?
? ? ???? CPQKQJQ n 0010 ＝
? ? ??? CPQQ n 011 ＝
? ? ??? CPQQ n 112 ＝
? ? ??? CPQQ n 213 ＝
状态转换表：
M12移存型同步计数器
01n0 QQ1 0,KJ ?? ?
01n0 QQ0 1,KJ ?? ?
CR
/SHLD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
741951
CP
&
注,状态转换表一定要返回初始状态，形成一个
闭合循环。中间过程不能出错，错一次后面全错，结
果必然错误。
前面分析电路是一个典型
的可编程移存型同步计数分频
器。只要改变并行输入数据，
就可以得到 M16以下任意计数
分频器。见教材 P265表 7.4.18
CR
/SHLD
J K D0 D1 D2 D3
Q0 Q1 Q2 Q3 3Q
741951
CP
&
