什么是序列信号？
序列信号是把一组 0,1数码按一定规则顺序排列的串行信
号，可以做同步信号、地址码、数据等，也可以做控制信号。
这一节非常重要，是中规模集成电路的综合运用。
一、移存型序列信号发生器
1、移存型序列信号发生器的原理
移 存型序列信号发生器由两部
分组成：
☆ 移位寄存器
☆ 组合电路 组合电路的输出做移位寄存器的输入,
也是反馈电路, 只要有反馈, 寄存器
就可以计数 。
☆ 规定了起始状态为 110。
&
DQS
R
3
DQS
R
2
DQS
R
1
CP
★ 特征方程 ? ? ? ? ??????
? CPQQCPDQ n 23111
???? CPQQ n 112
???? CPQQ n 213
从特征方程中可以看出：
满足移存规律（第一级除外） 11 ?? ? ini QQ
Q3 Q2 Q1 Q3n+1 Q2n+1 Q1n+1
1 1 0
★ 状态转换表
001
1 0 0
0 0 0
0 0 1
0 1 1
1 1 0
0 0 0
0 0 1
0 1 1
1 1 0
1 0 0
输出是每 5位循环一次，循环长度 M=5。
Q3=11000,11000,┄
Q2=10001,10001,┄
Q1=00011,00011,┄
★ 三个输出序列是一样的，都由三个
0两个 1组成。只是起始状态不一样，只
要循环起来，分不清起始状态。
由特征方程计算次态值。
DQS
R
3
DQS
R
2
DQS
R
1
&
CP
在 移位寄存器的基础上加反馈网络形成移存型序列信
号发生器。 先设计移位寄存器，再设计反馈网络。
例：设计 00011101,00011101,┄ 序列信号发生器。
解：依题意可知，循环长度 M=8,需要寄存器的位数 n=3,
因此按三位一组划分序列信号，组成 8个状态循环。
0 0 0 1 1 1 0 1 0 0 0 1 1 1 0 1 Q2Q1Q0
0 0 0
0 0 1
0 1 1
1 1 1
1 1 0
1 0 1
0 1 0
1 0 0
★ 满足移存规律
★ 满足计数规律 构成循环
每次左移一位
状态划分：
12QQ
0Q 00 01 11 10
0
1 10?nQ
2Q
1Q
0
0
1
1
1A
0A
0
0
1
1
Q2 Q1 Q0
0 0 0
0 0 1
0 1 1
1 1 1
1 1 0
1 0 1
0 1 0
1 0 0
Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 1
0 1 1
1 0 0
1 1 1
0 0 0
0 1 0
1 0 1
1 1 0
用直接观察法从状态转换表得出：
??11nQ
??12nQ
[Q0]CP↑
[Q1]CP↑
满足移存规律
11 ?? ? ini QQ
只要设计第一级激励输入即可。
选用 74195做移位寄存器
? ? ????? CPQKQJQ n 0010
串入数据、接收由于 KJQ 0
10 ??? nQKJ令：
用 4选 1数据选择器实现 J=/K。
1
1 1
10
0
0
0
1
0Q
0
0Q
0D
1D
2D
3D
12 AQ ?
01 AQ ?
D0=1
D2=0
01 QD ?
03 QD ?
状态表,状态转换表,
变量数大于
地址数要降
维 。
令：
根据, 12 AQ ?
01 AQ ?
D0=1
D2=0
01 QD ?
03 QD ?画出用 74195和 4选 1组成的
序列信号产生器电路图。
反过来从已知电路要会分析出其响
应序列。
YKJQ n ???? 10
J /K Q0 Q1 Q2 Y
X X 0 0 0 1
1 1 1 0 0 1
1 1 1 1 0 Q0
1 1 1 1 1 /Q0
0 0 0 1 1 /Q0
1 1 1 0 1 0
0 0 0 1 0 Q0
0 0 0 0 1 0
0 0 0 0 0 1
序列信号可以从任意一路输出，只
不过起始状态不同而已。
0 1
03G0
1
2
3 EN
MUXY
1
01
D0 D1 D2 D3
Q0 Q1 Q2 Q3
/SH LD
J K
CR
3Q
74195
CP
1
CP
解：循环长度 M=8,23＝ 8，取 n=3,用三位寄存器实现。
一、状态划分（按三位一组划分状态）
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 Q2Q1Q0
0 0 0
0 0 0
0 0 1
0 1 1
1 1 1
1 1 1
1 1 0
1 0 0
0 0 0
有两组状态均为 000
有两组状态均为 111
不满足寄存规律，
三位寄存器不能实
现这样的序列。所
以要增加寄存器位
数。取 n=4,重新进行状态划分。
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 Q3 Q2 Q1 Q0 Q3n+1 Q2n+1 Q1n+1 Q0n+1
0 0 0 0
0 0 0 1
0 0 1 1
0 1 1 1
1 1 1 1
1 1 1 0
1 1 0 0
1 0 0 0
0 0 0 1
0 0 1 1
0 1 1 1
1 1 1 1
1 1 1 0
1 1 0 0
1 0 0 0
0 0 0 0
从状态转换表中得出：
? ? ???? CPQQ n 011
? ? ???? CPQQ n 112
? ? ???? CPQQ n 213
KJQ n ??? 10令：
23QQ
01QQ 00
00
01
01
11
11
10
10
???? KJQ n 10
1
1
1
X
1
0 0
0
0
X
X X X
X
XX
3Q
扭环计数器
满足移存规律，选用
74195作移位寄存器。
1
CP
74195
D2D0D1 D3
Q2Q0Q1 Q3 3Q
J K
/SHLD
CR
CP
移存型序列信号发生器只能产生一组序列信号，如
果要同时产生多组序列信号，可以采用计数型序列信号
发生器。
计数型序列信号发生器是在计数器的基础上加适当
的反馈网络构成。要实现序列长度为 M的序列信号发生
器，其设计步骤为：
★ 先设计一个计数模置为 M的计数器。
★ 再令计数器每一个状态输出符合序列信号要求。
★ 根据计数器状态转换关系和序列信号要求设计输出
组合网络。
23QQ
1Q 00 01 11 10
0
1
23QQ
01QQ 00
00
01
01
11
11
10
10
例：设计产生序列信号 1101000101,1101000101,┄ 的计数型序
列信号发生器电路。要求用 74161和 8选 1数据选择器实现。
解：先用 74161反馈置数法设计 M10计数器。
Q3 Q2 Q1 Q0 F
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 0
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
☆ 令计数器每一个状态与一位序列信号相对应。
1
1
0
1
0
0
0
1
0
1
☆ 画出实现 F的卡诺图。
1
1
1 1
1
0 0
0
00
X
X
X
X
X
X变量数大于地址数要进行降维,Q
0作记图变量。
X
X
X
1
0Q
0Q
0Q
0
将降维卡诺图与 8选 1数据
选择器卡诺图相比较得出：
D0~D3=1
D5=0
D4,D6,D7=Q0
令,Q3Q2Q1=A3A2A1
计数器在 0110~1111之间循环计数,F循环输出
1101000101序列信号。
0
1 Q
3 Q2 Q1 Q0
D3 D2 D1 D0
74161
CTT
CTP
CR
CP
CO
LD
0 1 1 0
1
1
0 1
03G
0
1
2
3
EN
MUX
Y4
5
6
7
2
F
D0~D3=1 D5=0 D4,D6,D7=Q0
令,Q3Q2Q1=A3A2A1
先用 74161反馈置数法设计 M10计数器。
例：设计 F1=110101,110101┄F
2=010110,010110┄
两组序列信号。
要求用 7490（ 8421BCD计数）及 3－ 8译码器和必要
的门电路实现。
解：先用 7490设计一个 M6计数器。（采用反馈置 0法）
☆ 令计数器每一个状态与一位序列
信号相对应。
☆ 由于 3－ 8译码器是最小项译码器所
以要写出 F1,F2最小项之和表达式。
53101 mmmmF ＋＋＋?
4312 mmmF ＋＋?
Q2Q1Q0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
F1 F2
0
1
0
1
1
0
1
1
1
0
0
1
53101 mmmmF ＋＋＋? 4312 mmmF ＋＋?
5310 mmmm ＋＋＋?
5310 mmmm ????
5310 YYYY ????
431 YYY ???
&
Q0 Q1 Q2 Q3
S9AS9BR0AR0B
7490
CP0
CP1
&
F1 F2
1
2 1
07G 01
2
3
4
5
6
7
0
&
★ 如果要求用与门实现
能不能直接在 F1,F2的基础上再加一个非门？
★ 用最大项之积表示：
4242421 YYmmMMF ???? ＝
5205205202 YYYmmmMMMF ?????? ＝
P278
练习题：
设计：
F1=01101001,01101001┄
F2=00010111,00010111┄ 计数型序列信号发生器。
1、要求用 7490（ 5421BCD计数）及 3－ 8译码器和必
要的门电路实现。
2、写出设计过程，画出逻辑电路图。