☆ 按进位模值（ M）来分：
一、同步计数器的分析与设计
1,M＝ 2n 的同步计数器的分析与设计
（ 1）、同步二进制加法计数器
nM 2?
nM 2?
（有规律）
（ 无规律） n为触发器的级数
可逆计数
减法计数
加法计数
分析图示电路的逻辑功能
① 根据电路图写出触发器
激励函数及电路输出 Z。
J1=K1=1
J2=K2=Q1
J3=K3=Q2Q1
Z=Q3Q2Q1
② 列出电路状态
转换真值表
a,本电路有三级触发器，有三个输入状态
变量 Q3Q2Q1。
b,在输入变量已知的条件下，根据激励函
数求出 J,K值。
c,由 J,K值求出触发器的次态值
Q3n+1Q2n+1Q1n+1。
CP
J
K
Q
Q
1
J
K
Q
Q
2
&
&
Q
Q
3
& Z
J
K
Q3 Q2 Q1 J3 K3 J2 K2 J1 K1 Q3n+1 Q2n+1 Q1n+1 Z
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
J1=K1=1
J2=K2=Q1
J3=K3=Q2Q1
Z=Q3Q2Q1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0
0
0
0
0
0
0
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
电路状态转换真值表,
③ 画状态转换图，列状态转换表
000 001 010 011
101111 110 100
/0 /0 /0
/0
/0/0/0
/1
Q3Q2Q1
同步计数时可以不考虑 CP,因为
计数时每来一个 CP,触发器状态
都要改变一次 。
画状态转换图的方法：由现态找
次态。
/ Z
表示现态，及在 CP信号作用下，
由现态转换为次态和输出。
Q3 Q2 Q1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Q3n+1 Q2n+1 Q1n+1 Z
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
0 0 0 1
状态转换表：
④ 功能描述：
从状态转换图和表中可以看出，在
多级触发器为初始状态为 0的情况下：
（ a） 每来一个 CP（ 计数脉冲 ） 计数器
状态改变一次 000→001→010→111共有
八个独立状态称为 M8计数 （ 或三位二进
制同步计数 ） 。
（ b） 计数器从 000开始计数, 计数器的
不同状态表示已经输入到触发器中计数
脉冲 （ CP)个数 。
⑤ 画波形 先画低位，再画高位。
初态为 0
在激励信号作用下触发器已经由现态转换为次态。
1 2 3 4 5 6 7 8
CP
0Q
1Q
2Q
Z
Q3n+1 Q2n+1 Q1n+1 Z
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
0 0 0 1
Q3 Q2 Q1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
总结 M＝ 2n加法计数器变化规律,（ 以 n＝ 3,3级触发器为例）
Q1在 CP作用下每次都翻
Q2共翻四次,在什么情况下翻转？
在 Q1＝ 1时，下一
个 CP到来时翻转。
Q3共翻二次,在什么情况下翻转？
在 Q2＝ Q1＝ 1时，
在 下一个 CP到来
时翻转。
计数规律,当低位全为 1时，下一个CP来高位才能发生翻转
例：设计一个 M＝ 16同步二进制加法计数器
1、确定触发器级数,24＝ 16 用 4级 JK触发器。
2、将 4个 JK触发器 CP端接在一起，接至输入计数脉冲。
第一级 J1＝ K1=1
第二级 J2＝ K2＝ Q1
第三级 J3＝ K3＝ Q2Q1＝ Q2·J 2
第四级 J4＝ K4＝ Q3Q2Q1＝ Q3·J 3
Z＝ Q4Q3Q2Q1＝ Q4·J 4输出：
计数状态
只有 Q1=1，第二级才开始计数。
只要 Q2Q1=1，第三级才开始计数。
利用 M=2n同步计数器设计规律就可以快速设计设
计出计数模值 M = 16 的二进制加法计数器 。
（ 2）同步二进制减法计数器
观察此表：
减法计数器初始状态均为 1，
来一个 CP，减去一个 1。
Q1每次都翻 J1＝ K1＝ 1
（仍以 3级触发器为例）
Q3 Q2 Q1 Q3n+1 Q3n+1 Q3n+1 Z
1 1 1 1 1 0 0
1 1 0 1 0 1 0
1 0 1 1 0 0 0
1 0 0 0 1 1 0
0 1 1 0 1 0 0
0 1 0 0 0 1 0
0 0 1 0 0 0 0
0 0 0 1 1 1 1
直接由同步二进制减法计数
器状态转换表，找出设计规律
Q2共翻四次：
当低位 Q1＝ 0时，下一个 CP到
来时 翻转。
Q3共翻二次：
当 Q2＝ Q1＝ 0时，下一个 CP
到 来时翻转。
计数规律：
当低位全为 0时，高位才能发生翻转
根据 同步二进制减法计数器规律，可
以设计 M=2n的计数器。
知道规律就可以快速设计 同步二进制减法计数器
第一级
第二级
第三级
111 ?? KJ
22 1J K Q??
33 21J K Q Q??
3 2 1Z Q Q Q?
输 出
画出用 JK触发器实现同步二进制减法计数器电路
例：设计 M=2n同步二进制减法计数器。
以 n=3为例。选用三级 JK触发器,23=8,计数 M=8
Q
Q
J
K
1
Q
Q
J
K
2
& Z
CP
Q
Q
J
K
&
&
3
在控制信号的作用下，触发器既可以作加法计数器，又
可以作减法计数器，所以叫做可逆计数器。
可逆计数器，实际上就是在 控制信号 X的作用下，将前
面所学的同步二进制加法、减法计数器组合在一起。
X＝ 1,计数器作加法计数
X＝ 0,计数器作减法计数 以 n＝ 3为例
加法计数器
J1＝ K1＝ 1
J2＝ K2＝ Q1
J3＝ K3＝ Q2Q1
Z＝ Q3Q2Q1
减法计数器
111 ?? KJ
22 1J K Q??
33 21J K Q Q??
3 2 1Z Q Q Q?
可逆计数器
111 ?? KJ
2 2 1 1J K X Q X Q? ? ?
3 3 2 1 21J K X Q Q X Q Q? ? ?
3 2 1 3 2 1Z X Q Q Q X Q Q Q??
电路图
见 P218
令：
大多数计数器是 M≠2n计数器，设计
这样的计数器没有规律可循，只有老老
实实一步一步设计。
（ 1） M≠2 n的同步计数器的分析
分析：同步时序电路
☆ 由三级 JK触发器组
成,且下降触发。
☆ CP连接至每一级触发
器 CP端，为同步计数器。
解,① 根据电路图写出触发器的激励函数及电路输出
② 根据激励函数写出电路状态转换真值表 （由激励函数求次态）
3?12J Q Q
32?1K Q Q
1? 32J Q Q
32 QK ?
1?32J Q Q
? 23KQ 13QQZ ?
同步时序电路不用讨论 CP信号。因为每步都在 CP作用下进行的，
本电路由 3级 JK触发器组成就有 3个输入状态变量
Z
J
K Q
Q1 J
K Q
Q2& J
K Q
Q3&&
&
&
CP
Q3 Q2 Q1 J3 K3 J2 K2 J1 K1 Q3n+1 Q2n+1 Q1n+1 Z
0 0 0 0 1 0 0 1 0 0 0 1 0
0 0 1 0 1 1 0 1 0 0 1 1 0
0 1 0 1 0 0 0 0 1 1 1 0 0
0 1 1 0 0 1 0 0 1 0 1 0 0
1 0 0 0 1 0 1 1 1 0 0 1 0
1 0 1 0 1 0 1 1 1 0 0 0 1
1 1 0 1 0 0 1 1 1 1 0 1 0
1 1 1 0 0 0 1 1 1 1 0 0 1
状态转换真值表：
13QQZ ?
23 QK ?123 QQJ ?
32 QK ?132 QQJ ?
231 QQK ?321 QQJ ?
③ 画出状态转换图
000 001 011
010110101111
100 /0 /0
/0
/0/0
/1
/0
/1
从状态转换图看出：
有 6个状态反复循环,
这 6个状态为该时序电路的
有效状态 。 是计数器的正
常工作状态,
三级触发器共有 8种状态组合，除
6种有效状态外，还有 111,110两种
无效状态，称偏离状态
若计数器受到某种干扰进入偏离状
态，在 CP 脉冲的作用下会自动转入
主循环。称为具有自启动能力。
这六个循环也是主循
环, 是 M6同步计数器 。
④ 功能描述
本电路是具有自启动能力的 M＝ 6同步计数器。也可
以说是 6进制计数器，逢六进一。
⑤ 画出电路工作波形
☆ 画波形图只画主循环
☆ 先画低位，后画高位。
☆ Z只有当 Q3Q1同时为 1时 Z为 1
☆ Q3Q2Q1起始状态 000
000 001 011
010110101
/0 /0
/0
/0/0
/1
1 2 3 4 5 6
CP
1Q
2Q
3Q
Z
⑥ 最后 画出电路转换图
异步计数器的分析与同步计数器分析步骤完全相同，但异步计数器
里各级触发器的时钟不是都来源于计数脉冲，各级触发器的状态转换不
是同时进行的，而是根据各级触发器是否有触发信号来决定。
☆ 分析异步计数器时,必须特别注意各级触发器的时钟信号。
1,M＝ 2n的异步计数器的分析（与设计）
（ 由分析得出 M＝ 2n异步计数器设计规律）
（ 1）异步二进制加法计数器
解,① 根据电路图写出各级触发器
的激励函数及时钟脉冲。
J1＝ K1＝ 1
J2＝ K2＝ 1
J3＝ K3＝ 1
CP1＝ CP↓
CP2＝ Q1↓
CP3＝ Q2↓
② 写出名级触发器的状态方程：
(有下跳沿到来状态方程才起作用
，否则保持原状态不变 )
1 11 1 11nnnQ J Q K Q? ??
1Q C P??? ? ???
1212nQ Q Q? ??? ? ???
1323nQ Q Q? ??? ? ???
CP
Q
Q J
K
1
Q
Q J
K
2
Q
Q J
K
3
DR
（ 由特征方程及 CP确定次态值。由特征方程求次态。）
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
3Q 2Q 1Q 1n3Q? 1n2Q? 1n1Q? 1? ??? ? ???n11Q Q C P
2? ??? ? ???n121Q Q Q
3? ??? ? ???n132Q Q Q
100
010
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
④ 功能分析,
是 M＝ 8异步
二进制加法计
数器
⑤ 画出工作波形
画工作波形规律：
☆ 1每次都翻，先画最低位 Q1
☆ 2是在 Q1↓才翻
☆ Q3是在 Q2↓才翻
☆ 异步二进制加法计数器设计规律：
1、将每级触发器接成计数状态,QQn ??1
(不一定是 JK触发器,其它均可）
2、给每级触发器找合适的 CP
↓
↑
1nn QCP ??
1nn QCP ??
除第一级外，其余各
级用前级输出 Q（ /Q)
作 CP。
三级触发器都是
计数状态，只是
CP不同而已。 1 2 3 4 5 6 7 8CP
1Q
2Q
3Q
① 将所有 D触发器接成计数状态,
② 给其它 D触发器找合适 CP
（ 2）异步二进制减法计数器
分析方法和加法计数器相同 不再分析，而是找规律
QDQ 1n ???
第一级 D触发器 CP端接输入计数脉冲。
D触发器是上升沿翻转 1nn QCP ??
1第 二 级 D 触 发 器 的C P 端接 第 一 级 Q
2第 三 级 D 触 发 器 的C P 端接 第 二 级 QQ3 Q2 Q1
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
初态为 1，每来一个 CP减去一个 1
Q1每次都翻转，接 CP
Q2翻转四次 什么条件下翻，当 Q1由 0→1翻 ↑
Q3翻转二次 当 Q2由 0→1时翻 ↑
由此得出：设计 n位异步二进制减法计数器规律
1、将各级触发器接成计数状态
2、给触发器选择合适的 CP
1nn Q上升沿触发，C P ??
1nn Q下降沿触发，C P ??
Q
Q D
1
Q
Q D
2
Q
Q D
3 CP
用 3级触发器
1、先将 JK,D触发器接成计数状态。
2、给各级触发器合适 CP。 JK 触发器是下降沿触发
QQ 1n ??
n －1n QCP ?
1nn QCP ??
D 触发器是上升沿触发
JK触发器：
用 Q端作 CP是加法计数器
用 /Q端作 CP是减法计数器
用 Q端作 CP是减法计数器
用 /Q端作 CP是加法计数器
异步计数器优点：比同步计数器电路简单。
异步计数器缺点：比同步计数器工作速度慢。
Q
Q D
1
Q
Q D
2
Q
Q D
3
D触发器,
Q
Q J
3
K Q
Q J
2
K Q
Q J
1
K
CP
CP
（ 2） M≠2n的异步计数器分析
1、根据电路图写出激励函数及 CP
131 QQD ?
22 QD ?
123 QQD ?
?? CPCP 1
?? 12 QCP
?? CPCP 3
2、写出各级触发器状态方程
? ? ????? CPQQDQ 1311n1
? ??? ? ? ???n1 2122Q D Q Q
? ? ????? CPQQDQ 1231n3
3、用状态方程列出状态转换表
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
3Q 2Q 1Q 1n3Q? 1n2Q? 1n1Q?
100
0 1 0
0 1 1
1 0 0
0 0 0
0 1 0
0 1 0
1 0 0 5、画完全状态转换图（略）。
有自启动能力 M5加法计数器
4、功能描述：
&
3
Q
Q
D &
1
Q
Q
D
2
Q
Q
D
CP
? ? ?2 1QQ
② 写出各级状态方程
① 写出各级触发器激励函数及 CP
2?13J Q Q
1K1?
?? CPCP1
1KJ 22 ??
?? 12 QCP
1KJ 33 ??
2??33CP Q CP Q
? ? ????? CPQKQJQ 11111n1
21??? ? ? ?????3Q Q Q C P
? ? ???? 121n2 QQQ
? ? ? ? ?????? 2331n3 QCPQQQ
③ 由状态方程列出状态转
换表，画出状态转换图。
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
CP3＝ 0·CP＋ 0＝ 0
CP3＝ 0·CP＋ ↑＝ 0
CP3＝ 0·CP＋ 1＝ 1无 CP
CP3＝ 0·CP＋ ↓＝ ↓
CP3＝ 1·CP＋ 0＝ CP↓
CP3＝ 1·CP＋ ↑＝ CP↓
CP3＝ 1·CP＋ 1＝ 1
CP3＝ 1·CP＋ ↓＝ CP＋ ↓
两 CP都有效
3Q 2Q 1Q 1n3Q? 1n2Q? 1n1Q?
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0 1 0
1 1 1
0 0 0M5计数器
具有自启动能力的
? ? ??? 23 QCPQ
2Q
Q
J
K
1Q
Q
J
K
3Q
Q
J
K
&
& CP
&
④ 画出完全状态转换图
是具有自启动能力的 M5异步加法计数器
0 1 2
346
7
5
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
3Q 2Q 1Q 1n3Q? 1n2Q? 1n1Q?
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0 1 0
1 1 1
0 0 0
要求：看懂功能表，熟练应用集成电路，内部电路不
做要求。
中规模集成电路计数器种类较多，应用非常广泛。
★ 集成计数器分类
☆ 按计数脉冲输入方式分,同步计数器异步计数器
☆ 按计数方式分为：
二进制计数器
二－十进制计数器
可逆计数
☆ 按预置和清零功能分为, 同步预置，异步预置同步清零，异步清零
☆ 中规模集成计数器功能完善，具有自扩展特性，所以
通用性很强。
1、逻辑符号
4位二进制同步计数器 74161,74160
异步清零端
置数控制端
计数控制端
CO 进位输出端
M＝ 16二进制计数器
CR
LD
PT、CTCT
D3~D0数据输入端
Q3~Q0数据输出端
2、功能表
0 X X X X X X X X 0 0 0 0
1 0 X X ↑ d0 d1 d2 d3 d0 d1 d2 d3
1 1 1 1 ↑ X X X X 计数
1 1 0 X X X X X X 保持,C0=0
1 1 1 0 X X X X X 保持 CO=Q0~Q3
CR LD TCT PCT CP 0D 1D 2D 3D 0Q 1Q 2Q 3Q
异步置 0
CTT,CTP只要有一个是 0
，停止计数。
0触发器保持，C,O1CT 0CT PT ???
30O0CT 1CT QQ触发器保持，C,PT ???? 逢十六进一
具有计数、保持、预置、和清零功能 。
同步送数
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161
计数条件
CP 计数脉冲输入端
&
&
&
&
&
&
&
&
≥1
≥1
≥1
≥1
&
&
&
1
1
1
&
&
&
J
K
Q
Q
1FF
&
&
J
K
Q
Q
0FF
&
&
J
K
Q
Q
2FF
&
&
J
K
Q
Q
3FF
&
0D
1D
2D
3D
LD
CP
CR
0Q
1Q
2Q
3Q
TCT
PCT OC
1G
2G
3G
4G
5G
6G
7G
8G
9G
16G
10G
17G
11G
12G
13G
18G
14G
15G
19G
20G
0CR? 0QQQQ 0123 ?
0 0
0
0
0
0
0LD1、CR ??
0d
1d
2d
3d
中规模集成电路由四级 JK
触发器和若干门电路组成, 其内
部电路如图所示 。
0
1
1
1
将预置数 d3d2d1d0在 CP↑
作用下置入输出端。
3d
2d
1d
0d
1CT,CT,LD,CR当 PT ?
1 1
1
1
0
计数器执行 M16计数
1LD,CR当 ?
PTCTCT
0 X
1 0 0 0
0CO保持,?
保持 1
0
内部逻辑电路图
CO=CTTQ3Q2Q1Q0
1J
C1
1K
R
Q 0
&
&
&
&
1
FF 0
G 8
G 12
G 13
1J
C1
1K
R
Q 1
&
&
&
&
1
FF 1
G 9
G 14
G 15
&
1J
C1
1K
R
Q 2
&
&
&
&
1
FF 2
G 10
G 16
G 17
&
1J
C1
1K
R
Q 3
&
&
&
&
1
FF 3
G 11
G 18
G 19
&
& CO
&
1
1
&
G 1
G 5
G 2
G 6
G 4
G 7
G 20
G 3
D 0
D 1
D
D
2
3
LD
CP
CR
CT
CT
计数脉冲
74160
T
P控制逻辑电路保
证 74160为 M10计数
器，即逢十进一。
74160功能表和
74161功能表完全
一样 。
内部逻辑电路图
用 74161组成十二位二进制同步计数器
⑴ 多级计数器的级联的方法有两种：
每片 74161是 4位二进制数计数，十二位需 3片 74161
利用进位输出 C0 和功能控制端 CTT串联，共同决定高位片是否可以计数。
第一片计满值 CO＝ 1,第二片才开始计数。当第二片计满值，第三片就可
以计数 。
☆ 各片 CO逐位传递
正常计数条件：
均＝1CT,CT,LD,CR PT
而且在 CP↑计数
0触发器保持，C,O1CT 0CT PT ???
★ 串连计数器的缺点：
高位片必须等到低位片计满值，才可以计
数。级联级数越多，计数频率越低，所以
工作速度低。
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(3)
CP
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(2)
CP
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(1)
CP
CP
1
逢 256进一逢 16进一
逢 4096进一
☆ 片间 CO快速传递
第一片仍接计数状态，进位输出 CO直接接到
高位片 CTP端,当片 1CO=0,片 2、片 3的 CTP=0,
高位片保持 。只要第一片计满值，进位输出 C0＝
1，高位片进入计数状态。 计数速度比较快。
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(3)
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(2)
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(1)
CP
1
集成计数器可以加适当反馈电路后构成任意模值 M计数器。
任意模值 M计数器设计原理：
设：计数器的最大计数模值为 M,若要得到一个模值为 N(<M)的计数器,
则只要在 M进制计数器的顺序计数过程中, 设法跳过 （ M-N)个状态, 只在
N个状态循环计数, 就可以得到计数模值不大于 M的任意模值计数器 。
通常中规模集成计数器都有清 0、置数等多个控制端，因此实现任意
M计数的基本方法有两种：反馈清 0法、反馈置数法。
1、反馈置 0法
反馈置 0法的基本思想是：
计数器从全 0状态 S0开始计数，计满 M个状态产生置 0信
号，使计数器恢复到初态 S0,然后再重复前面过程。
☆ 选择模 M计数器的计数范围，确定初态和末态。
☆ 确定产生置 0或置数信号的译码状态，然后根据译码
状态设计译码反馈电路，是计数器产生清 0或置数信号。
☆ 画出实现模 N计数器的逻辑电路。
74161是 M16二进制计数器，只能实现 M16以下任意进制数。
例、用 74161组成十进制 (N=10)计数器
然后作跳过六个状态 （ M-N =16-10=6） 的十进制计数器，将模 M计数
器变为模 N计数器。
解,先将 74161接成 M16计数器,均＝1CT,CT,LDCR,
PT
。0 实现反馈置0CR用 ?
最后通过异步反馈置 0法，使 /CR=0,强制计数器
返回到初始状态。
Q3Q2Q1Q0
0 0 0 0
0 0 0 1
0 0 1 0
1 0 0 1
1 0 1 0
1 1 1 1
1 0 1 1
☆ 选择初态为 0,0~9为有效状态,10~15为无效状态。
☆ 当输入十个 CP脉冲, Q3Q2Q1Q0=1010时, 用 1010作
反馈, 使 /CR=0,强制计数器置 0。 强制置 0信号是异步置 0，
与计数器其它状态无关 。 因而 1010这个状态不计算在主
循环内 。
0QQCR 13 ?? 反馈电路是一个二输入与非门
( )
☆ 为什么 1010状态不算在主循
环内，用波形图说明
最后画出原理电路图
同步计数器最低位 Q0在 CP↑翻
转。先画最低位 Q0。
Q2在 Q1↓ 翻
Q3在 Q2↓翻
当第十个脉冲上升沿到达后 Q3Q2Q1Q0＝ 1010,/CR＝ 0。只要 /CR=0,
计数器强制置 0。 1010只能使 Q3Q1出现一个很窄的小毛刺。
缺点,Q1输出波形上有毛刺。造成 /CR脉冲宽度太窄，清 0不可靠。
Q1在 Q0↓翻
&CP
D3D2D1D0
Q3Q2 Q1Q0
COCTP
CTT CR
LD
74161
1
1 2 3 4 5 6 7 8 9 10
CP
0Q
1Q
2Q
3Q
CR
当 Q1由 1→0,Q3没来的及翻,/CR早已变为 1，造
成 Q3Q2Q1Q0＝ 1000 。发生错误计数
假设,Q1比 Q3速度快，低位先翻。
1 2 3 4 5 6 7 8 9 10
CP
0Q
1Q
2Q
3Q
CR
&
&
0
&
D3D2D1D0
Q3Q2 Q1Q0
COCTP
CTT CR
LD
74161 当第十个 CP↑到来：
1 0 11
G1
G2
G3
0 1
0
当第十个 CP↓ 到来：
0
1
在第十个 CP的 ↑或 ↓沿的作用下,
Q端输出的清 0信号宽度和计数脉冲
CP=1的持续时间相同 。 足以保证各
级触发器能正常工作 。
基本触发器 Q=0,/CR=0,使
Q3Q2Q1Q0=0000。
基本触发器 Q=1,/CR=1。
74161作 M10计数不可能产生进
位输出，而是由 /Q产生进位输出信
号 。
0 10
0
加基本 RS触发器，使 /CR 脉冲宽度变宽
CP
1
Q
Q
1 2 3 4 5 6 7 8 9 10
CP
0Q
1Q
2Q
3Q
1G
CR
74160是 M10计数器，要实现模 853计数，须用三片 74160级联。
⑵ 用异步反馈置 0法,使计数器计数脉冲输入到第 853个脉冲时产
整体置 0信号 使计数器返回到初始状态 0000。
☆ 利用各片间进位信号快速传递方法，组成计数模值为 1000计数器。
⑴ 大模分解法,M = M1 X M2 X M3=10X10X10=1000
先设计 M1000计数器
计数范围,
0~852共 853个状态
第 853个状态产
生异步置 0译码信号 。
所以第 853个状态
不计算在主循环内
&
CP
1
D3D2D1D0
8 4 2 1
CO
CTP
CTT
CR
LD
74160(1)
CP
D3D2D1D0
8 4 2 1
CO
CTP
CTT
CR
LD
74160(2)
CP
D3D2D1D0
8 4 2 1
CO
CTP
CTT
CR
LD
74160(3)
CP
M10计数器由 1010产生清 0信号
M853计数器由 853产生清 0信号
例：用 74161计数器实现模 12计数。
例：用 74161计数器实现模 7计数。
由前面例题分析中可以发现，用反馈置 0法设计计数
器存在一个普遍规律，有待于我们去总结。
23QQCR ?
012 QQQCR ?
D3D2D1D0
Q3Q2 Q1Q0
COCTP
CTT CR
LD
74161
CP
1
&
D3D2D1D0
Q3Q2 Q1Q0
COCTP
CTT CR
LD
74161
CP
1
&
原理,利用 74161置数控制端 /LD=0时,同步预置 一个固
定的二进制，实现计数 M16以下任意进制计数分频。
如果计数模值 M＞ 16，则采用多片级联方法。
例：用 74161,4位二进制同步计数器实现十进制计数器 。
解,由于 74161是 M16计数器共有 16个状态，要实现 M10计数
，必须跳越（ 16－ 10） 6个状态。
共有三种跳跃方法：
前十个状态 0000→1001 无 C0
中间十个状态 0011→1100 无 C0
后十个状态 0110→1111 有 C0
☆ 反馈置数法是利用 /LD=0进行同步置数。 74161,74160只
有在 CP↑到来时才能置数,CP↑没有到来，不能置数。
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
☆ 前十个状态：
计数范围 0~9,预置数为 0，用 9来反馈。
由于 74161属于同步置数,
有 CP↑到来才能置数, 反馈译
码信号 1001状态要计算作主
循环内 。
03QQLD ?
☆ 后十个状态,
计数范围 6~15,预置数为 6，
用 15来反馈
用什么产生置数译码信号？ 0123
QQQQLD ?
由于计数器计满值时,CO=1所以
OCLD?☆ 中间十个状态,
计数范围 3~12,预置
数为 3，用 12来反馈
23QQLD ?
CP
1
LD
D3D2D1D0
Q3Q2Q1Q0
CR
CP
74161
CO
CTT
CTP
&
CP
1 CTP
CTT
LD
D3D2D1D0
Q3Q2Q1Q0
CR
CP
74161
CO
&
0110
CP
1 CTP
CTT
LD
D3D2D1D0
Q3Q2Q1Q0
CR
CP
74161
CO
0011
&
★ 置 0000法,
例如，设计 M10计数器，预置数为 0000，置数译码信号为 10－ 1
＝ 9，即,Q3Q2Q1Q0=1001,
03QQLD ?
例如，设计 M12计数器，预置数为 0000，置数译码信号为 12－ 1
＝ 11，即,Q3Q2Q1Q0=1011,
013 QQQLD ?
★ 置 0000~1111之间任意数法,
从所置入数对应状态开始顺序数到 M个状态，利用此状态产生置数
译码信号 /LD。
例如，设计 M12计数器，假定预置数为 8，从 8数到 12个状态，与第
12个状态相对应的数，即为置数译码信号。
8 10 11 12 13 14 15 0 1 2 39
1 2 3 4 5 6 7 8 9 10 11 12
由 3（ 0011）产生置数译码信号，
01QQLD ?
解,利用大模分解法, M=M1XM2=16X16=256,先用
两片 74161组成 M256计数器, 然后用反馈置数法实
现 M24计数 。
根据题意初始状态为 00000001，即 预置数为 1。
利用反馈置数法，由于使用同步置数，置数状态
计算在主循环之内。所以 用 24作反馈置数译码信号 。
（ 24)10＝（ 00011000） 2
计数范围,00000001~00011000
0 0 0 1 10 0 0 &
1
CP
D0D1D2D3
Q3Q2Q1Q0CTP
CR
CTT
CO
74161(1)
LD
1
D0D1D2D3
Q3Q2Q1Q0CTP
CR
CTT
CO
74161(2)
LD
1
解,预置数为,0101
置数控制信号：
0123 QQQQLD ????
★ 列出状态转换表，从状态转换表
判别是 M几计数器。
★ 假定初始状态为 0
Q3 Q2 Q1 Q0 /LD
0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
1
1
1
1
1
1
1
1
1
1
1
如果初始条件不为 0也没关系,
计数器经过一个计数循环, 不用的状
态就自动丢掉了 。
计数器计满值后自动返回 0000，
分析结果为 M12计数器。
均＝1CT,CT,CR PT？LD?
Q3Q2Q1 Q0
D0D1D2D3CTP
CR
CTT
CO
74161
LD
1
CP
1
0 1 0 1
解,预置数为,Q3011
置数控制信号：
012 QQQLD ???
Q3 Q2 Q1 Q0 /LD
★ 假定初始状态为 0
0 0 0 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0
1
1
1
1
1
0
1
1
1
1
1
计数器计满值后自动返回
0000，所以是 M12计数器。
均＝1CT,CT,CR PT
★ 同样 列出状态转换表，从状
态转换表判别是 M几计数器。
Q3Q2Q1 Q0
D0D1D2D3CTP
CR
CTT
CO
74161
LD
1
CP
1
0 1 1
解：一片 74161最大计数模值为 16，要实现 M60计数必须
用两片 74161。
★ 大模分解法：
M=M1XM2=6X10,用两片 74161分别组成模 6、模 10计数器，
然后级联组成模 60计数器。用三种方法设计。
方法一、反馈同步置数法：
（ 6） 10 ＝（ 0110） 2
低位片预置数：
高位片预置数：
（ 10） 10 ＝（ 1010） 2
利用计数器计满值 CO=1,提取置数译码信号 。
经 6个状态计满值
经 10个状态计满值
1 0 1 0
CP D3D2D1D0
Q0Q1Q2Q3CTP
CR
CTT
CO
74161(1)
LD
1
1
0 1 1 0
D3D2D1D0
Q0Q1Q2Q3CTP
CR
CTT
CO
74161(2)
LD
1
1
方法二、整体同步反馈置 0000法,
先将两片 74161级联成 M=M1XM2=256计数器，然后
用整体置数法组成模 60计数器。
计数范围,0~59 用什么产生置 0译码信号？
（ 59） 10＝（ 00111011） 2
当计数器计到 59（ 00111011）时，两片同时置 0。 01345
QQQQQLD ?
CP
D0D1D2D3
Q3Q2Q1Q0CTP
CR
CTT
CO
74161(1)
LD
1
D0D1D2D3
Q3Q2Q1Q0CTP
CR
CTT
CO
74161(2)
LD
1
&
方法三、整体同步反馈置数法：
（利用进位输出作为置数译码信号）
计数范围 196~255，当计数器计到 255时,CO=1，使
两片 74161置数控制端 /LD=0，下一个 CP到来时置数。
预置输入＝ 256－ 60＝ 196
（ 196） 10＝（ 11000100） 2
低位片预置数,0100
高位片预置数,1100
该电路可以实现可编程
分频器，只要改变预置
数就可以改变分频比。
CP
D3D2D1D0
Q0Q1Q2Q3CTP
CR
CTT
CO
74161(1)
LD
1
D3D2D1D0
Q0Q1Q2Q3CTP
CR
CTT
CO
74161(2)
LD
1
0 1 0 0 1 1 0 0
1
7490是二－五－十进制异
步计数器
1、逻辑电路图
7490包含两个独立的下降沿触发计数器。
R0A,R0B是异步置 0端，高电平有效。
S9A,S9B 是异步置 9端，高电平有效。
2、工作原理 11 0
1
0 0 0 0
0 1 1
0
1 1
CP0作用于触发器 0，完成模 2计数。
CP1作用于触发器 1,2,3，完成模 5计数。
在 CP0,CP1共同作用下、
计数器完成模 10计数。
3、逻辑符号
★ 7490异步计数器共有
两种计数方法。
S
R
J
K
Q
Q
0
&
1Q
J
K R &
2Q
J
K R
S
R
J
K
Q
Q
3
&
&
R0BR0A
&
S9BS9A
CP0 CP1 10
Q0 Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490
① 由逻辑图写出 8421BCD计数器特征方程
J0 = K0 = 1
⑴ 8421BCD计数：
★ 计数脉冲由 CP0输入, Q0接 CP1,计数
器先进行 2进制计数, 再进行 5进制
计数, 从而完成 8421BCD 计数 。
CP0 = CP↓
1K,QJ 131 ??
?? 01 QCP
1KJ 22 ??
?? 12 QCP 1K,QQJ 3123 ??
?? 03 QCP
? ? ???? CPQQ 01n0
? ? ???? 0131n1 QQQQ
? ? ???? 121n2 QQQ ? ? ???? 03211n3 QQQQQ
Q3是最高位
CP1
S
R
J
K
Q
Q
0
&
1Q
J
K R &
2Q
J
K R
S
R
J
K
Q
Q
3
&
&
R0BR0A
&
S9BS9A
CP0
CP
Q0 Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490
② 由状态方程列出状态转换表 ? ? ???? CPQQ
01n0
? ? ???? 0131n1 QQQQ
? ? ???? 121n2 QQQ
? ? ???? 03211n3 QQQQQ
3Q 2Q 1Q 0Q 1n3Q? 1n2Q? 1n1Q? 1n0Q?
1
1
000
00
00 从状态转换表可以看出：
☆ Q0每次都翻，是
二进制计数。
☆ Q3Q2Q1组成五进制
计数。
8421BCD计数
☆ Q3Q2Q1Q0共同组成
8421BCD十进制计数器。
÷ 2 ÷ 5CP
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1
0
1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
⑵ 5421BCD计数：
★ 计数脉冲由 CP1输入,Q3接 CP0,计
数器先进行 5进制计数，再进行 2进制
计数，从而完成 5421BCD 计数。
Q0是最高位
① 由逻辑图写出 5421BCD计数特征方程
? ? ???? CPQQQ n 1311
? ? ???? 1212 QQQ n
? ? ???? CPQQQQ n 32113
? ? ???? 3010 QQQ n
S
R
J
K
Q
Q
0
&
1Q
J
K R &
2Q
J
K R
S
R
J
K
Q
Q
3
&
&
R0BR0A
&
R0BR0ACP1
CP
CP0
Q0 Q1 Q2 Q3
CP0
CP1
S9AS9B R0AR0B
7490
② 由状态方程列出状态转换表
5421BCD计数状态转换表
10?nQ 11?nQ12?nQ13?nQ
0Q 1Q2Q3Q
? ? ???? 301n0 QQQ
? ? ???? CPQQQQ 3211n3
? ? ???? 121n2 QQQ
? ? ???? CPQQQ 131n1
从状态转换表可以看出：
Q3Q2Q1由：
0→1→2→3→4 M5计数
Q0由：
0→1→0 M2计数
÷ 2÷ 5
☆ Q0Q3Q2Q1共同组成
5421BCD十进制计数器。
CP
注意：由现态找次态
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
0 0 0 0 1000
0100
1100
0 1 0 0
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
0 0 0 0
4、功能表
R0A R0B S9A S9B CP0 CP1 Q3 Q2 Q1 Q0
1 1 0 X X X 0 0 0 0
1 1 X 0 X X 0 0 0 0
0 X 1 1 X X 1 0 0 1
X 0 1 1 X X 1 0 0 1
CP↓ 0 二进制计数
0 CP↓ 五进制计数
CP Q0 8421十进制计数
Q3 CP↓ 5421十进制计数
置 0
置 9
1RR 0B0A ?? 1SS 9B9A ?? 计数条件
5,应用举例 用 7490实现模 7计数。
解,7490没有置数控制端, 只有反馈置 0,9输入端, 且高电平有效 。 7
进制计数共有 7个独立状态, 先将 7490接成十进制计数器, 然后在
十进制的基础上通过反馈跳越三个无效状态实现 M7计数 。
☆ 如何实现 M7计数，共有四种方法。
一、采用异步反馈置 0法
方法一：
将 7490接成 8421BCD十进制计数器，
再利用反馈置 0法,跳越三个状态。
☆ 7490接成 8421BCD十进制计数条件？
CP0→CP,Q0→CP1
☆ 从状态转换表找出置 0译码信号
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
☆ 反馈置 0法，是异步置 0，置 0信号不计算在主
循环内,是过渡状态。且置 0信号是高电平有效。
反馈置 0法设计规律,计数模值等于几,就由几产生清 0信号 。
R0A=R0B=Q2Q1Q0
☆ 根据设计要求画出逻辑电路图
☆ 最后由状态转换表画出工作波形
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
Q0在 CP↓ 翻转
Q1在 Q0↓ 翻转
Q2在 Q1↓ 翻转
当第七个 CP↓ 到来时，强迫计数器置 0。
&Q0 Q1 Q2 Q3CP
1
CP0
S9AS9B R0AR0B
7490CP
1 2 3 4 5 6 7CP
0Q
1Q
2Q
0置
方法二：
将 7490接成 5421BCD十进制计数器，再利用反馈置 0法。
☆ 7490接成 5421BCD十进制计数条件？
CP1→CP,CP0→Q3 Q0是最高位
计数模值等于几,就由几产生置 0信号。
利用异步反馈置 0法设计规律：
Q0 Q3 Q2 Q1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
1 0 0 0
1 0 0 1
(1 0 1 0)
R0A=R0B=Q0Q2
Q1在 CP↓ 翻转
Q2在 Q1↓ 翻转
Q3在 Q2↓ 翻转
当第七个 CP↓ 到来时，强迫计数器置 0。
Q0在 Q3↓ 翻转
CP
Q0 Q1 Q2 Q3
CP0
CP1
S9AS9B R0AR0B
7490
CP 1 2 3 4 5 6 7
0Q
1Q
2Q
3Q
方法三：
将 7490接成 8421BCD十进制计数器，再利用反馈置 9法。
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
(0 1 1 0)
1 0 0 1
异步反馈置 9法设计规律：
计数 M值等于几，就由几 -1组成置数
译码信号，置数信号不算在主循环内。
S9A=S9B=Q2Q1
过渡态产生置 9信号
计满值后自动
返回初始状态
利用置 9信号使
7490强制置 9,在 CP
信号的作用下自动
返回 0000状态 。
CP
Q0 Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490
★ 方法四：
将 7490接成 5421BCD十进制计数器，再利用反馈置 9法。
Q0 Q3 Q2 Q1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
1 0 0 0
（ 1 0 0 1）
1 1 0 0
同样由 6产生置 9译码信号
计满值 9后自动返回初始状态
S9A=S9B=Q0Q3
CP
Q0 Q1 Q2 Q3
CP0
CP1
S9AS9B R0AR0B
7490
解：利用大模分解法 M=M1XM2=10X10=100
在 100计数器的基础上，再用 84进行反馈。
☆ 将 7490接成 8421BCD十进制计数器。
☆ 用 84反馈置 0。
（ 84） 10＝（ 10000100） 8421
还可以用
7490 接成
5421BCD 十 进 制
计数器, 用反馈
置 0法设计 84进
制计数器 。
（ 84） 10＝（ 10110100） 5421
&CP 7490
Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490(1)
Q0 Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490(2)
Q0
由反馈置 0信号进行分析。
本例是由三片 7490组成 8421BCD计数、分频器
片 Ⅰ Q3Q2Q1Q0=(0101)8421=(5)10
片 Ⅱ Q3Q2Q1Q0=(0110)8421=(6)10
片 Ⅲ Q3Q2Q1Q0=(0011)8421=(3)10
反馈置 0法设计规律
计数模值等于几,就由
几产生清 0信号 。
所以该电路是 365计数分频器。如一个 CP代表一天，可作
年计数器。
7490
Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490(1)CP
Q0
7490
Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490(2)
Q0
7490
Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490(3)
Q0
&
例：设计一个数字钟电路，要求能用七段数码管显示
从 0时 0分 0秒到 23时 59分 59秒之间的任一时刻。
解,数字钟电路的输入信号为秒脉冲信号，可由多谐振
荡器产生或将 60Hz的正弦波通过整形、分频得到。秒脉冲信
号首先送入由 二－五－十进制 计数器 74LS290组成的模 60计
数电路，通过七段显示译码器 74LS47和七段数码管完成对秒
的计数显示；再以秒计数电路的 59状态产生进位信号送入下
一个模 60计数电路，完成对分的计数显示；最后以分计数电
路的 59状态产生进位信号送入模 24的计数电路，完成对小时
的计数显示。 74LS290均以先二后五的方式连接，采用清零
法组成模 6和模 24进制计数器。
秒脉冲
信号÷ 10 ÷ 10
BCD到
7段
BCD到
7段
模 24
÷ 6 ÷ 10
BCD到
7段
BCD到
7段
模 60
÷ 6 ÷ 10
BCD到
7段
BCD到
7段
模 60
秒分钟小时
abcd ef g
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI1
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI
abcd ef g
1
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI
abcd ef g
1
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI
abcd ef g
1
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI
abcd ef g
1
&
&
&&
&
&&&
时 时 分 分 秒 秒
vcc
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI
abcd ef g
1
CP
例,图示电路是可变进制计数器。试分析当控制变量
A为 1和 0时，电路各是几进制计数器。
解,依题意分析，电
路采用置数最小数法组成
可变模计数器。当 A＝ 0，
74LS161中 Q3Q2Q1Q0＝
1001时，与或非门输出低
电平，因此构成 10进制计
数器。当 A＝ 1,74LS161
中 Q3Q2Q1Q0＝ 1011时，
与或非门输出低电平，因
此构成 12进制计数器。
0D 1D 2D 3D
0Q 1Q 2Q 3Q
TCT
PCT
CP
LD
DR
OC
16174LS
& ≥ 1
1
CP
1
1
A=1:
3 1 0L D Q Q Q?
3Q 2Q 1Q 0Q LD 13nQ? 12nQ? 11nQ? 10nQ?
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
0 0 0 0
1
1
1
1
1
1
1
1
1
1
1
0
A=0:
30LD Q Q?
与 A=1分析方法相同，是
M10计数器。
M=12
0D 1D 2D 3D
0Q 1Q 2Q 3Q
TCT
PCT
CP
LD
DR
OC
16174LS
& ≥ 1
1
CP
1
1
一、同步计数器的分析与设计
1,M＝ 2n 的同步计数器的分析与设计
（ 1）、同步二进制加法计数器
nM 2?
nM 2?
（有规律）
（ 无规律） n为触发器的级数
可逆计数
减法计数
加法计数
分析图示电路的逻辑功能
① 根据电路图写出触发器
激励函数及电路输出 Z。
J1=K1=1
J2=K2=Q1
J3=K3=Q2Q1
Z=Q3Q2Q1
② 列出电路状态
转换真值表
a,本电路有三级触发器，有三个输入状态
变量 Q3Q2Q1。
b,在输入变量已知的条件下，根据激励函
数求出 J,K值。
c,由 J,K值求出触发器的次态值
Q3n+1Q2n+1Q1n+1。
CP
J
K
Q
Q
1
J
K
Q
Q
2
&
&
Q
Q
3
& Z
J
K
Q3 Q2 Q1 J3 K3 J2 K2 J1 K1 Q3n+1 Q2n+1 Q1n+1 Z
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
J1=K1=1
J2=K2=Q1
J3=K3=Q2Q1
Z=Q3Q2Q1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0
0
0
0
0
0
0
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
电路状态转换真值表,
③ 画状态转换图，列状态转换表
000 001 010 011
101111 110 100
/0 /0 /0
/0
/0/0/0
/1
Q3Q2Q1
同步计数时可以不考虑 CP,因为
计数时每来一个 CP,触发器状态
都要改变一次 。
画状态转换图的方法：由现态找
次态。
/ Z
表示现态，及在 CP信号作用下，
由现态转换为次态和输出。
Q3 Q2 Q1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Q3n+1 Q2n+1 Q1n+1 Z
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
0 0 0 1
状态转换表：
④ 功能描述：
从状态转换图和表中可以看出，在
多级触发器为初始状态为 0的情况下：
（ a） 每来一个 CP（ 计数脉冲 ） 计数器
状态改变一次 000→001→010→111共有
八个独立状态称为 M8计数 （ 或三位二进
制同步计数 ） 。
（ b） 计数器从 000开始计数, 计数器的
不同状态表示已经输入到触发器中计数
脉冲 （ CP)个数 。
⑤ 画波形 先画低位，再画高位。
初态为 0
在激励信号作用下触发器已经由现态转换为次态。
1 2 3 4 5 6 7 8
CP
0Q
1Q
2Q
Z
Q3n+1 Q2n+1 Q1n+1 Z
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
0 0 0 1
Q3 Q2 Q1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
总结 M＝ 2n加法计数器变化规律,（ 以 n＝ 3,3级触发器为例）
Q1在 CP作用下每次都翻
Q2共翻四次,在什么情况下翻转？
在 Q1＝ 1时，下一
个 CP到来时翻转。
Q3共翻二次,在什么情况下翻转？
在 Q2＝ Q1＝ 1时，
在 下一个 CP到来
时翻转。
计数规律,当低位全为 1时，下一个CP来高位才能发生翻转
例：设计一个 M＝ 16同步二进制加法计数器
1、确定触发器级数,24＝ 16 用 4级 JK触发器。
2、将 4个 JK触发器 CP端接在一起，接至输入计数脉冲。
第一级 J1＝ K1=1
第二级 J2＝ K2＝ Q1
第三级 J3＝ K3＝ Q2Q1＝ Q2·J 2
第四级 J4＝ K4＝ Q3Q2Q1＝ Q3·J 3
Z＝ Q4Q3Q2Q1＝ Q4·J 4输出：
计数状态
只有 Q1=1，第二级才开始计数。
只要 Q2Q1=1，第三级才开始计数。
利用 M=2n同步计数器设计规律就可以快速设计设
计出计数模值 M = 16 的二进制加法计数器 。
（ 2）同步二进制减法计数器
观察此表：
减法计数器初始状态均为 1，
来一个 CP，减去一个 1。
Q1每次都翻 J1＝ K1＝ 1
（仍以 3级触发器为例）
Q3 Q2 Q1 Q3n+1 Q3n+1 Q3n+1 Z
1 1 1 1 1 0 0
1 1 0 1 0 1 0
1 0 1 1 0 0 0
1 0 0 0 1 1 0
0 1 1 0 1 0 0
0 1 0 0 0 1 0
0 0 1 0 0 0 0
0 0 0 1 1 1 1
直接由同步二进制减法计数
器状态转换表，找出设计规律
Q2共翻四次：
当低位 Q1＝ 0时，下一个 CP到
来时 翻转。
Q3共翻二次：
当 Q2＝ Q1＝ 0时，下一个 CP
到 来时翻转。
计数规律：
当低位全为 0时，高位才能发生翻转
根据 同步二进制减法计数器规律，可
以设计 M=2n的计数器。
知道规律就可以快速设计 同步二进制减法计数器
第一级
第二级
第三级
111 ?? KJ
22 1J K Q??
33 21J K Q Q??
3 2 1Z Q Q Q?
输 出
画出用 JK触发器实现同步二进制减法计数器电路
例：设计 M=2n同步二进制减法计数器。
以 n=3为例。选用三级 JK触发器,23=8,计数 M=8
Q
Q
J
K
1
Q
Q
J
K
2
& Z
CP
Q
Q
J
K
&
&
3
在控制信号的作用下，触发器既可以作加法计数器，又
可以作减法计数器，所以叫做可逆计数器。
可逆计数器，实际上就是在 控制信号 X的作用下，将前
面所学的同步二进制加法、减法计数器组合在一起。
X＝ 1,计数器作加法计数
X＝ 0,计数器作减法计数 以 n＝ 3为例
加法计数器
J1＝ K1＝ 1
J2＝ K2＝ Q1
J3＝ K3＝ Q2Q1
Z＝ Q3Q2Q1
减法计数器
111 ?? KJ
22 1J K Q??
33 21J K Q Q??
3 2 1Z Q Q Q?
可逆计数器
111 ?? KJ
2 2 1 1J K X Q X Q? ? ?
3 3 2 1 21J K X Q Q X Q Q? ? ?
3 2 1 3 2 1Z X Q Q Q X Q Q Q??
电路图
见 P218
令：
大多数计数器是 M≠2n计数器，设计
这样的计数器没有规律可循，只有老老
实实一步一步设计。
（ 1） M≠2 n的同步计数器的分析
分析：同步时序电路
☆ 由三级 JK触发器组
成,且下降触发。
☆ CP连接至每一级触发
器 CP端，为同步计数器。
解,① 根据电路图写出触发器的激励函数及电路输出
② 根据激励函数写出电路状态转换真值表 （由激励函数求次态）
3?12J Q Q
32?1K Q Q
1? 32J Q Q
32 QK ?
1?32J Q Q
? 23KQ 13QQZ ?
同步时序电路不用讨论 CP信号。因为每步都在 CP作用下进行的，
本电路由 3级 JK触发器组成就有 3个输入状态变量
Z
J
K Q
Q1 J
K Q
Q2& J
K Q
Q3&&
&
&
CP
Q3 Q2 Q1 J3 K3 J2 K2 J1 K1 Q3n+1 Q2n+1 Q1n+1 Z
0 0 0 0 1 0 0 1 0 0 0 1 0
0 0 1 0 1 1 0 1 0 0 1 1 0
0 1 0 1 0 0 0 0 1 1 1 0 0
0 1 1 0 0 1 0 0 1 0 1 0 0
1 0 0 0 1 0 1 1 1 0 0 1 0
1 0 1 0 1 0 1 1 1 0 0 0 1
1 1 0 1 0 0 1 1 1 1 0 1 0
1 1 1 0 0 0 1 1 1 1 0 0 1
状态转换真值表：
13QQZ ?
23 QK ?123 QQJ ?
32 QK ?132 QQJ ?
231 QQK ?321 QQJ ?
③ 画出状态转换图
000 001 011
010110101111
100 /0 /0
/0
/0/0
/1
/0
/1
从状态转换图看出：
有 6个状态反复循环,
这 6个状态为该时序电路的
有效状态 。 是计数器的正
常工作状态,
三级触发器共有 8种状态组合，除
6种有效状态外，还有 111,110两种
无效状态，称偏离状态
若计数器受到某种干扰进入偏离状
态，在 CP 脉冲的作用下会自动转入
主循环。称为具有自启动能力。
这六个循环也是主循
环, 是 M6同步计数器 。
④ 功能描述
本电路是具有自启动能力的 M＝ 6同步计数器。也可
以说是 6进制计数器，逢六进一。
⑤ 画出电路工作波形
☆ 画波形图只画主循环
☆ 先画低位，后画高位。
☆ Z只有当 Q3Q1同时为 1时 Z为 1
☆ Q3Q2Q1起始状态 000
000 001 011
010110101
/0 /0
/0
/0/0
/1
1 2 3 4 5 6
CP
1Q
2Q
3Q
Z
⑥ 最后 画出电路转换图
异步计数器的分析与同步计数器分析步骤完全相同，但异步计数器
里各级触发器的时钟不是都来源于计数脉冲，各级触发器的状态转换不
是同时进行的，而是根据各级触发器是否有触发信号来决定。
☆ 分析异步计数器时,必须特别注意各级触发器的时钟信号。
1,M＝ 2n的异步计数器的分析（与设计）
（ 由分析得出 M＝ 2n异步计数器设计规律）
（ 1）异步二进制加法计数器
解,① 根据电路图写出各级触发器
的激励函数及时钟脉冲。
J1＝ K1＝ 1
J2＝ K2＝ 1
J3＝ K3＝ 1
CP1＝ CP↓
CP2＝ Q1↓
CP3＝ Q2↓
② 写出名级触发器的状态方程：
(有下跳沿到来状态方程才起作用
，否则保持原状态不变 )
1 11 1 11nnnQ J Q K Q? ??
1Q C P??? ? ???
1212nQ Q Q? ??? ? ???
1323nQ Q Q? ??? ? ???
CP
Q
Q J
K
1
Q
Q J
K
2
Q
Q J
K
3
DR
（ 由特征方程及 CP确定次态值。由特征方程求次态。）
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
3Q 2Q 1Q 1n3Q? 1n2Q? 1n1Q? 1? ??? ? ???n11Q Q C P
2? ??? ? ???n121Q Q Q
3? ??? ? ???n132Q Q Q
100
010
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
④ 功能分析,
是 M＝ 8异步
二进制加法计
数器
⑤ 画出工作波形
画工作波形规律：
☆ 1每次都翻，先画最低位 Q1
☆ 2是在 Q1↓才翻
☆ Q3是在 Q2↓才翻
☆ 异步二进制加法计数器设计规律：
1、将每级触发器接成计数状态,QQn ??1
(不一定是 JK触发器,其它均可）
2、给每级触发器找合适的 CP
↓
↑
1nn QCP ??
1nn QCP ??
除第一级外，其余各
级用前级输出 Q（ /Q)
作 CP。
三级触发器都是
计数状态，只是
CP不同而已。 1 2 3 4 5 6 7 8CP
1Q
2Q
3Q
① 将所有 D触发器接成计数状态,
② 给其它 D触发器找合适 CP
（ 2）异步二进制减法计数器
分析方法和加法计数器相同 不再分析，而是找规律
QDQ 1n ???
第一级 D触发器 CP端接输入计数脉冲。
D触发器是上升沿翻转 1nn QCP ??
1第 二 级 D 触 发 器 的C P 端接 第 一 级 Q
2第 三 级 D 触 发 器 的C P 端接 第 二 级 QQ3 Q2 Q1
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
初态为 1，每来一个 CP减去一个 1
Q1每次都翻转，接 CP
Q2翻转四次 什么条件下翻，当 Q1由 0→1翻 ↑
Q3翻转二次 当 Q2由 0→1时翻 ↑
由此得出：设计 n位异步二进制减法计数器规律
1、将各级触发器接成计数状态
2、给触发器选择合适的 CP
1nn Q上升沿触发，C P ??
1nn Q下降沿触发，C P ??
Q
Q D
1
Q
Q D
2
Q
Q D
3 CP
用 3级触发器
1、先将 JK,D触发器接成计数状态。
2、给各级触发器合适 CP。 JK 触发器是下降沿触发
QQ 1n ??
n －1n QCP ?
1nn QCP ??
D 触发器是上升沿触发
JK触发器：
用 Q端作 CP是加法计数器
用 /Q端作 CP是减法计数器
用 Q端作 CP是减法计数器
用 /Q端作 CP是加法计数器
异步计数器优点：比同步计数器电路简单。
异步计数器缺点：比同步计数器工作速度慢。
Q
Q D
1
Q
Q D
2
Q
Q D
3
D触发器,
Q
Q J
3
K Q
Q J
2
K Q
Q J
1
K
CP
CP
（ 2） M≠2n的异步计数器分析
1、根据电路图写出激励函数及 CP
131 QQD ?
22 QD ?
123 QQD ?
?? CPCP 1
?? 12 QCP
?? CPCP 3
2、写出各级触发器状态方程
? ? ????? CPQQDQ 1311n1
? ??? ? ? ???n1 2122Q D Q Q
? ? ????? CPQQDQ 1231n3
3、用状态方程列出状态转换表
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
3Q 2Q 1Q 1n3Q? 1n2Q? 1n1Q?
100
0 1 0
0 1 1
1 0 0
0 0 0
0 1 0
0 1 0
1 0 0 5、画完全状态转换图（略）。
有自启动能力 M5加法计数器
4、功能描述：
&
3
Q
Q
D &
1
Q
Q
D
2
Q
Q
D
CP
? ? ?2 1QQ
② 写出各级状态方程
① 写出各级触发器激励函数及 CP
2?13J Q Q
1K1?
?? CPCP1
1KJ 22 ??
?? 12 QCP
1KJ 33 ??
2??33CP Q CP Q
? ? ????? CPQKQJQ 11111n1
21??? ? ? ?????3Q Q Q C P
? ? ???? 121n2 QQQ
? ? ? ? ?????? 2331n3 QCPQQQ
③ 由状态方程列出状态转
换表，画出状态转换图。
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
CP3＝ 0·CP＋ 0＝ 0
CP3＝ 0·CP＋ ↑＝ 0
CP3＝ 0·CP＋ 1＝ 1无 CP
CP3＝ 0·CP＋ ↓＝ ↓
CP3＝ 1·CP＋ 0＝ CP↓
CP3＝ 1·CP＋ ↑＝ CP↓
CP3＝ 1·CP＋ 1＝ 1
CP3＝ 1·CP＋ ↓＝ CP＋ ↓
两 CP都有效
3Q 2Q 1Q 1n3Q? 1n2Q? 1n1Q?
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0 1 0
1 1 1
0 0 0M5计数器
具有自启动能力的
? ? ??? 23 QCPQ
2Q
Q
J
K
1Q
Q
J
K
3Q
Q
J
K
&
& CP
&
④ 画出完全状态转换图
是具有自启动能力的 M5异步加法计数器
0 1 2
346
7
5
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
3Q 2Q 1Q 1n3Q? 1n2Q? 1n1Q?
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0 1 0
1 1 1
0 0 0
要求：看懂功能表，熟练应用集成电路，内部电路不
做要求。
中规模集成电路计数器种类较多，应用非常广泛。
★ 集成计数器分类
☆ 按计数脉冲输入方式分,同步计数器异步计数器
☆ 按计数方式分为：
二进制计数器
二－十进制计数器
可逆计数
☆ 按预置和清零功能分为, 同步预置，异步预置同步清零，异步清零
☆ 中规模集成计数器功能完善，具有自扩展特性，所以
通用性很强。
1、逻辑符号
4位二进制同步计数器 74161,74160
异步清零端
置数控制端
计数控制端
CO 进位输出端
M＝ 16二进制计数器
CR
LD
PT、CTCT
D3~D0数据输入端
Q3~Q0数据输出端
2、功能表
0 X X X X X X X X 0 0 0 0
1 0 X X ↑ d0 d1 d2 d3 d0 d1 d2 d3
1 1 1 1 ↑ X X X X 计数
1 1 0 X X X X X X 保持,C0=0
1 1 1 0 X X X X X 保持 CO=Q0~Q3
CR LD TCT PCT CP 0D 1D 2D 3D 0Q 1Q 2Q 3Q
异步置 0
CTT,CTP只要有一个是 0
，停止计数。
0触发器保持，C,O1CT 0CT PT ???
30O0CT 1CT QQ触发器保持，C,PT ???? 逢十六进一
具有计数、保持、预置、和清零功能 。
同步送数
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161
计数条件
CP 计数脉冲输入端
&
&
&
&
&
&
&
&
≥1
≥1
≥1
≥1
&
&
&
1
1
1
&
&
&
J
K
Q
Q
1FF
&
&
J
K
Q
Q
0FF
&
&
J
K
Q
Q
2FF
&
&
J
K
Q
Q
3FF
&
0D
1D
2D
3D
LD
CP
CR
0Q
1Q
2Q
3Q
TCT
PCT OC
1G
2G
3G
4G
5G
6G
7G
8G
9G
16G
10G
17G
11G
12G
13G
18G
14G
15G
19G
20G
0CR? 0QQQQ 0123 ?
0 0
0
0
0
0
0LD1、CR ??
0d
1d
2d
3d
中规模集成电路由四级 JK
触发器和若干门电路组成, 其内
部电路如图所示 。
0
1
1
1
将预置数 d3d2d1d0在 CP↑
作用下置入输出端。
3d
2d
1d
0d
1CT,CT,LD,CR当 PT ?
1 1
1
1
0
计数器执行 M16计数
1LD,CR当 ?
PTCTCT
0 X
1 0 0 0
0CO保持,?
保持 1
0
内部逻辑电路图
CO=CTTQ3Q2Q1Q0
1J
C1
1K
R
Q 0
&
&
&
&
1
FF 0
G 8
G 12
G 13
1J
C1
1K
R
Q 1
&
&
&
&
1
FF 1
G 9
G 14
G 15
&
1J
C1
1K
R
Q 2
&
&
&
&
1
FF 2
G 10
G 16
G 17
&
1J
C1
1K
R
Q 3
&
&
&
&
1
FF 3
G 11
G 18
G 19
&
& CO
&
1
1
&
G 1
G 5
G 2
G 6
G 4
G 7
G 20
G 3
D 0
D 1
D
D
2
3
LD
CP
CR
CT
CT
计数脉冲
74160
T
P控制逻辑电路保
证 74160为 M10计数
器，即逢十进一。
74160功能表和
74161功能表完全
一样 。
内部逻辑电路图
用 74161组成十二位二进制同步计数器
⑴ 多级计数器的级联的方法有两种：
每片 74161是 4位二进制数计数，十二位需 3片 74161
利用进位输出 C0 和功能控制端 CTT串联，共同决定高位片是否可以计数。
第一片计满值 CO＝ 1,第二片才开始计数。当第二片计满值，第三片就可
以计数 。
☆ 各片 CO逐位传递
正常计数条件：
均＝1CT,CT,LD,CR PT
而且在 CP↑计数
0触发器保持，C,O1CT 0CT PT ???
★ 串连计数器的缺点：
高位片必须等到低位片计满值，才可以计
数。级联级数越多，计数频率越低，所以
工作速度低。
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(3)
CP
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(2)
CP
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(1)
CP
CP
1
逢 256进一逢 16进一
逢 4096进一
☆ 片间 CO快速传递
第一片仍接计数状态，进位输出 CO直接接到
高位片 CTP端,当片 1CO=0,片 2、片 3的 CTP=0,
高位片保持 。只要第一片计满值，进位输出 C0＝
1，高位片进入计数状态。 计数速度比较快。
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(3)
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(2)
D3D2D1D0
Q3Q2Q1Q0
CO
CTP
CTT
CR
LD
74161(1)
CP
1
集成计数器可以加适当反馈电路后构成任意模值 M计数器。
任意模值 M计数器设计原理：
设：计数器的最大计数模值为 M,若要得到一个模值为 N(<M)的计数器,
则只要在 M进制计数器的顺序计数过程中, 设法跳过 （ M-N)个状态, 只在
N个状态循环计数, 就可以得到计数模值不大于 M的任意模值计数器 。
通常中规模集成计数器都有清 0、置数等多个控制端，因此实现任意
M计数的基本方法有两种：反馈清 0法、反馈置数法。
1、反馈置 0法
反馈置 0法的基本思想是：
计数器从全 0状态 S0开始计数，计满 M个状态产生置 0信
号，使计数器恢复到初态 S0,然后再重复前面过程。
☆ 选择模 M计数器的计数范围，确定初态和末态。
☆ 确定产生置 0或置数信号的译码状态，然后根据译码
状态设计译码反馈电路，是计数器产生清 0或置数信号。
☆ 画出实现模 N计数器的逻辑电路。
74161是 M16二进制计数器，只能实现 M16以下任意进制数。
例、用 74161组成十进制 (N=10)计数器
然后作跳过六个状态 （ M-N =16-10=6） 的十进制计数器，将模 M计数
器变为模 N计数器。
解,先将 74161接成 M16计数器,均＝1CT,CT,LDCR,
PT
。0 实现反馈置0CR用 ?
最后通过异步反馈置 0法，使 /CR=0,强制计数器
返回到初始状态。
Q3Q2Q1Q0
0 0 0 0
0 0 0 1
0 0 1 0
1 0 0 1
1 0 1 0
1 1 1 1
1 0 1 1
☆ 选择初态为 0,0~9为有效状态,10~15为无效状态。
☆ 当输入十个 CP脉冲, Q3Q2Q1Q0=1010时, 用 1010作
反馈, 使 /CR=0,强制计数器置 0。 强制置 0信号是异步置 0，
与计数器其它状态无关 。 因而 1010这个状态不计算在主
循环内 。
0QQCR 13 ?? 反馈电路是一个二输入与非门
( )
☆ 为什么 1010状态不算在主循
环内，用波形图说明
最后画出原理电路图
同步计数器最低位 Q0在 CP↑翻
转。先画最低位 Q0。
Q2在 Q1↓ 翻
Q3在 Q2↓翻
当第十个脉冲上升沿到达后 Q3Q2Q1Q0＝ 1010,/CR＝ 0。只要 /CR=0,
计数器强制置 0。 1010只能使 Q3Q1出现一个很窄的小毛刺。
缺点,Q1输出波形上有毛刺。造成 /CR脉冲宽度太窄，清 0不可靠。
Q1在 Q0↓翻
&CP
D3D2D1D0
Q3Q2 Q1Q0
COCTP
CTT CR
LD
74161
1
1 2 3 4 5 6 7 8 9 10
CP
0Q
1Q
2Q
3Q
CR
当 Q1由 1→0,Q3没来的及翻,/CR早已变为 1，造
成 Q3Q2Q1Q0＝ 1000 。发生错误计数
假设,Q1比 Q3速度快，低位先翻。
1 2 3 4 5 6 7 8 9 10
CP
0Q
1Q
2Q
3Q
CR
&
&
0
&
D3D2D1D0
Q3Q2 Q1Q0
COCTP
CTT CR
LD
74161 当第十个 CP↑到来：
1 0 11
G1
G2
G3
0 1
0
当第十个 CP↓ 到来：
0
1
在第十个 CP的 ↑或 ↓沿的作用下,
Q端输出的清 0信号宽度和计数脉冲
CP=1的持续时间相同 。 足以保证各
级触发器能正常工作 。
基本触发器 Q=0,/CR=0,使
Q3Q2Q1Q0=0000。
基本触发器 Q=1,/CR=1。
74161作 M10计数不可能产生进
位输出，而是由 /Q产生进位输出信
号 。
0 10
0
加基本 RS触发器，使 /CR 脉冲宽度变宽
CP
1
Q
Q
1 2 3 4 5 6 7 8 9 10
CP
0Q
1Q
2Q
3Q
1G
CR
74160是 M10计数器，要实现模 853计数，须用三片 74160级联。
⑵ 用异步反馈置 0法,使计数器计数脉冲输入到第 853个脉冲时产
整体置 0信号 使计数器返回到初始状态 0000。
☆ 利用各片间进位信号快速传递方法，组成计数模值为 1000计数器。
⑴ 大模分解法,M = M1 X M2 X M3=10X10X10=1000
先设计 M1000计数器
计数范围,
0~852共 853个状态
第 853个状态产
生异步置 0译码信号 。
所以第 853个状态
不计算在主循环内
&
CP
1
D3D2D1D0
8 4 2 1
CO
CTP
CTT
CR
LD
74160(1)
CP
D3D2D1D0
8 4 2 1
CO
CTP
CTT
CR
LD
74160(2)
CP
D3D2D1D0
8 4 2 1
CO
CTP
CTT
CR
LD
74160(3)
CP
M10计数器由 1010产生清 0信号
M853计数器由 853产生清 0信号
例：用 74161计数器实现模 12计数。
例：用 74161计数器实现模 7计数。
由前面例题分析中可以发现，用反馈置 0法设计计数
器存在一个普遍规律，有待于我们去总结。
23QQCR ?
012 QQQCR ?
D3D2D1D0
Q3Q2 Q1Q0
COCTP
CTT CR
LD
74161
CP
1
&
D3D2D1D0
Q3Q2 Q1Q0
COCTP
CTT CR
LD
74161
CP
1
&
原理,利用 74161置数控制端 /LD=0时,同步预置 一个固
定的二进制，实现计数 M16以下任意进制计数分频。
如果计数模值 M＞ 16，则采用多片级联方法。
例：用 74161,4位二进制同步计数器实现十进制计数器 。
解,由于 74161是 M16计数器共有 16个状态，要实现 M10计数
，必须跳越（ 16－ 10） 6个状态。
共有三种跳跃方法：
前十个状态 0000→1001 无 C0
中间十个状态 0011→1100 无 C0
后十个状态 0110→1111 有 C0
☆ 反馈置数法是利用 /LD=0进行同步置数。 74161,74160只
有在 CP↑到来时才能置数,CP↑没有到来，不能置数。
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
☆ 前十个状态：
计数范围 0~9,预置数为 0，用 9来反馈。
由于 74161属于同步置数,
有 CP↑到来才能置数, 反馈译
码信号 1001状态要计算作主
循环内 。
03QQLD ?
☆ 后十个状态,
计数范围 6~15,预置数为 6，
用 15来反馈
用什么产生置数译码信号？ 0123
QQQQLD ?
由于计数器计满值时,CO=1所以
OCLD?☆ 中间十个状态,
计数范围 3~12,预置
数为 3，用 12来反馈
23QQLD ?
CP
1
LD
D3D2D1D0
Q3Q2Q1Q0
CR
CP
74161
CO
CTT
CTP
&
CP
1 CTP
CTT
LD
D3D2D1D0
Q3Q2Q1Q0
CR
CP
74161
CO
&
0110
CP
1 CTP
CTT
LD
D3D2D1D0
Q3Q2Q1Q0
CR
CP
74161
CO
0011
&
★ 置 0000法,
例如，设计 M10计数器，预置数为 0000，置数译码信号为 10－ 1
＝ 9，即,Q3Q2Q1Q0=1001,
03QQLD ?
例如，设计 M12计数器，预置数为 0000，置数译码信号为 12－ 1
＝ 11，即,Q3Q2Q1Q0=1011,
013 QQQLD ?
★ 置 0000~1111之间任意数法,
从所置入数对应状态开始顺序数到 M个状态，利用此状态产生置数
译码信号 /LD。
例如，设计 M12计数器，假定预置数为 8，从 8数到 12个状态，与第
12个状态相对应的数，即为置数译码信号。
8 10 11 12 13 14 15 0 1 2 39
1 2 3 4 5 6 7 8 9 10 11 12
由 3（ 0011）产生置数译码信号，
01QQLD ?
解,利用大模分解法, M=M1XM2=16X16=256,先用
两片 74161组成 M256计数器, 然后用反馈置数法实
现 M24计数 。
根据题意初始状态为 00000001，即 预置数为 1。
利用反馈置数法，由于使用同步置数，置数状态
计算在主循环之内。所以 用 24作反馈置数译码信号 。
（ 24)10＝（ 00011000） 2
计数范围,00000001~00011000
0 0 0 1 10 0 0 &
1
CP
D0D1D2D3
Q3Q2Q1Q0CTP
CR
CTT
CO
74161(1)
LD
1
D0D1D2D3
Q3Q2Q1Q0CTP
CR
CTT
CO
74161(2)
LD
1
解,预置数为,0101
置数控制信号：
0123 QQQQLD ????
★ 列出状态转换表，从状态转换表
判别是 M几计数器。
★ 假定初始状态为 0
Q3 Q2 Q1 Q0 /LD
0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
1
1
1
1
1
1
1
1
1
1
1
如果初始条件不为 0也没关系,
计数器经过一个计数循环, 不用的状
态就自动丢掉了 。
计数器计满值后自动返回 0000，
分析结果为 M12计数器。
均＝1CT,CT,CR PT？LD?
Q3Q2Q1 Q0
D0D1D2D3CTP
CR
CTT
CO
74161
LD
1
CP
1
0 1 0 1
解,预置数为,Q3011
置数控制信号：
012 QQQLD ???
Q3 Q2 Q1 Q0 /LD
★ 假定初始状态为 0
0 0 0 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0
1
1
1
1
1
0
1
1
1
1
1
计数器计满值后自动返回
0000，所以是 M12计数器。
均＝1CT,CT,CR PT
★ 同样 列出状态转换表，从状
态转换表判别是 M几计数器。
Q3Q2Q1 Q0
D0D1D2D3CTP
CR
CTT
CO
74161
LD
1
CP
1
0 1 1
解：一片 74161最大计数模值为 16，要实现 M60计数必须
用两片 74161。
★ 大模分解法：
M=M1XM2=6X10,用两片 74161分别组成模 6、模 10计数器，
然后级联组成模 60计数器。用三种方法设计。
方法一、反馈同步置数法：
（ 6） 10 ＝（ 0110） 2
低位片预置数：
高位片预置数：
（ 10） 10 ＝（ 1010） 2
利用计数器计满值 CO=1,提取置数译码信号 。
经 6个状态计满值
经 10个状态计满值
1 0 1 0
CP D3D2D1D0
Q0Q1Q2Q3CTP
CR
CTT
CO
74161(1)
LD
1
1
0 1 1 0
D3D2D1D0
Q0Q1Q2Q3CTP
CR
CTT
CO
74161(2)
LD
1
1
方法二、整体同步反馈置 0000法,
先将两片 74161级联成 M=M1XM2=256计数器，然后
用整体置数法组成模 60计数器。
计数范围,0~59 用什么产生置 0译码信号？
（ 59） 10＝（ 00111011） 2
当计数器计到 59（ 00111011）时，两片同时置 0。 01345
QQQQQLD ?
CP
D0D1D2D3
Q3Q2Q1Q0CTP
CR
CTT
CO
74161(1)
LD
1
D0D1D2D3
Q3Q2Q1Q0CTP
CR
CTT
CO
74161(2)
LD
1
&
方法三、整体同步反馈置数法：
（利用进位输出作为置数译码信号）
计数范围 196~255，当计数器计到 255时,CO=1，使
两片 74161置数控制端 /LD=0，下一个 CP到来时置数。
预置输入＝ 256－ 60＝ 196
（ 196） 10＝（ 11000100） 2
低位片预置数,0100
高位片预置数,1100
该电路可以实现可编程
分频器，只要改变预置
数就可以改变分频比。
CP
D3D2D1D0
Q0Q1Q2Q3CTP
CR
CTT
CO
74161(1)
LD
1
D3D2D1D0
Q0Q1Q2Q3CTP
CR
CTT
CO
74161(2)
LD
1
0 1 0 0 1 1 0 0
1
7490是二－五－十进制异
步计数器
1、逻辑电路图
7490包含两个独立的下降沿触发计数器。
R0A,R0B是异步置 0端，高电平有效。
S9A,S9B 是异步置 9端，高电平有效。
2、工作原理 11 0
1
0 0 0 0
0 1 1
0
1 1
CP0作用于触发器 0，完成模 2计数。
CP1作用于触发器 1,2,3，完成模 5计数。
在 CP0,CP1共同作用下、
计数器完成模 10计数。
3、逻辑符号
★ 7490异步计数器共有
两种计数方法。
S
R
J
K
Q
Q
0
&
1Q
J
K R &
2Q
J
K R
S
R
J
K
Q
Q
3
&
&
R0BR0A
&
S9BS9A
CP0 CP1 10
Q0 Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490
① 由逻辑图写出 8421BCD计数器特征方程
J0 = K0 = 1
⑴ 8421BCD计数：
★ 计数脉冲由 CP0输入, Q0接 CP1,计数
器先进行 2进制计数, 再进行 5进制
计数, 从而完成 8421BCD 计数 。
CP0 = CP↓
1K,QJ 131 ??
?? 01 QCP
1KJ 22 ??
?? 12 QCP 1K,QQJ 3123 ??
?? 03 QCP
? ? ???? CPQQ 01n0
? ? ???? 0131n1 QQQQ
? ? ???? 121n2 QQQ ? ? ???? 03211n3 QQQQQ
Q3是最高位
CP1
S
R
J
K
Q
Q
0
&
1Q
J
K R &
2Q
J
K R
S
R
J
K
Q
Q
3
&
&
R0BR0A
&
S9BS9A
CP0
CP
Q0 Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490
② 由状态方程列出状态转换表 ? ? ???? CPQQ
01n0
? ? ???? 0131n1 QQQQ
? ? ???? 121n2 QQQ
? ? ???? 03211n3 QQQQQ
3Q 2Q 1Q 0Q 1n3Q? 1n2Q? 1n1Q? 1n0Q?
1
1
000
00
00 从状态转换表可以看出：
☆ Q0每次都翻，是
二进制计数。
☆ Q3Q2Q1组成五进制
计数。
8421BCD计数
☆ Q3Q2Q1Q0共同组成
8421BCD十进制计数器。
÷ 2 ÷ 5CP
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1
0
1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
⑵ 5421BCD计数：
★ 计数脉冲由 CP1输入,Q3接 CP0,计
数器先进行 5进制计数，再进行 2进制
计数，从而完成 5421BCD 计数。
Q0是最高位
① 由逻辑图写出 5421BCD计数特征方程
? ? ???? CPQQQ n 1311
? ? ???? 1212 QQQ n
? ? ???? CPQQQQ n 32113
? ? ???? 3010 QQQ n
S
R
J
K
Q
Q
0
&
1Q
J
K R &
2Q
J
K R
S
R
J
K
Q
Q
3
&
&
R0BR0A
&
R0BR0ACP1
CP
CP0
Q0 Q1 Q2 Q3
CP0
CP1
S9AS9B R0AR0B
7490
② 由状态方程列出状态转换表
5421BCD计数状态转换表
10?nQ 11?nQ12?nQ13?nQ
0Q 1Q2Q3Q
? ? ???? 301n0 QQQ
? ? ???? CPQQQQ 3211n3
? ? ???? 121n2 QQQ
? ? ???? CPQQQ 131n1
从状态转换表可以看出：
Q3Q2Q1由：
0→1→2→3→4 M5计数
Q0由：
0→1→0 M2计数
÷ 2÷ 5
☆ Q0Q3Q2Q1共同组成
5421BCD十进制计数器。
CP
注意：由现态找次态
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
0 0 0 0 1000
0100
1100
0 1 0 0
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
0 0 0 0
4、功能表
R0A R0B S9A S9B CP0 CP1 Q3 Q2 Q1 Q0
1 1 0 X X X 0 0 0 0
1 1 X 0 X X 0 0 0 0
0 X 1 1 X X 1 0 0 1
X 0 1 1 X X 1 0 0 1
CP↓ 0 二进制计数
0 CP↓ 五进制计数
CP Q0 8421十进制计数
Q3 CP↓ 5421十进制计数
置 0
置 9
1RR 0B0A ?? 1SS 9B9A ?? 计数条件
5,应用举例 用 7490实现模 7计数。
解,7490没有置数控制端, 只有反馈置 0,9输入端, 且高电平有效 。 7
进制计数共有 7个独立状态, 先将 7490接成十进制计数器, 然后在
十进制的基础上通过反馈跳越三个无效状态实现 M7计数 。
☆ 如何实现 M7计数，共有四种方法。
一、采用异步反馈置 0法
方法一：
将 7490接成 8421BCD十进制计数器，
再利用反馈置 0法,跳越三个状态。
☆ 7490接成 8421BCD十进制计数条件？
CP0→CP,Q0→CP1
☆ 从状态转换表找出置 0译码信号
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
☆ 反馈置 0法，是异步置 0，置 0信号不计算在主
循环内,是过渡状态。且置 0信号是高电平有效。
反馈置 0法设计规律,计数模值等于几,就由几产生清 0信号 。
R0A=R0B=Q2Q1Q0
☆ 根据设计要求画出逻辑电路图
☆ 最后由状态转换表画出工作波形
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
Q0在 CP↓ 翻转
Q1在 Q0↓ 翻转
Q2在 Q1↓ 翻转
当第七个 CP↓ 到来时，强迫计数器置 0。
&Q0 Q1 Q2 Q3CP
1
CP0
S9AS9B R0AR0B
7490CP
1 2 3 4 5 6 7CP
0Q
1Q
2Q
0置
方法二：
将 7490接成 5421BCD十进制计数器，再利用反馈置 0法。
☆ 7490接成 5421BCD十进制计数条件？
CP1→CP,CP0→Q3 Q0是最高位
计数模值等于几,就由几产生置 0信号。
利用异步反馈置 0法设计规律：
Q0 Q3 Q2 Q1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
1 0 0 0
1 0 0 1
(1 0 1 0)
R0A=R0B=Q0Q2
Q1在 CP↓ 翻转
Q2在 Q1↓ 翻转
Q3在 Q2↓ 翻转
当第七个 CP↓ 到来时，强迫计数器置 0。
Q0在 Q3↓ 翻转
CP
Q0 Q1 Q2 Q3
CP0
CP1
S9AS9B R0AR0B
7490
CP 1 2 3 4 5 6 7
0Q
1Q
2Q
3Q
方法三：
将 7490接成 8421BCD十进制计数器，再利用反馈置 9法。
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
(0 1 1 0)
1 0 0 1
异步反馈置 9法设计规律：
计数 M值等于几，就由几 -1组成置数
译码信号，置数信号不算在主循环内。
S9A=S9B=Q2Q1
过渡态产生置 9信号
计满值后自动
返回初始状态
利用置 9信号使
7490强制置 9,在 CP
信号的作用下自动
返回 0000状态 。
CP
Q0 Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490
★ 方法四：
将 7490接成 5421BCD十进制计数器，再利用反馈置 9法。
Q0 Q3 Q2 Q1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
1 0 0 0
（ 1 0 0 1）
1 1 0 0
同样由 6产生置 9译码信号
计满值 9后自动返回初始状态
S9A=S9B=Q0Q3
CP
Q0 Q1 Q2 Q3
CP0
CP1
S9AS9B R0AR0B
7490
解：利用大模分解法 M=M1XM2=10X10=100
在 100计数器的基础上，再用 84进行反馈。
☆ 将 7490接成 8421BCD十进制计数器。
☆ 用 84反馈置 0。
（ 84） 10＝（ 10000100） 8421
还可以用
7490 接成
5421BCD 十 进 制
计数器, 用反馈
置 0法设计 84进
制计数器 。
（ 84） 10＝（ 10110100） 5421
&CP 7490
Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490(1)
Q0 Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490(2)
Q0
由反馈置 0信号进行分析。
本例是由三片 7490组成 8421BCD计数、分频器
片 Ⅰ Q3Q2Q1Q0=(0101)8421=(5)10
片 Ⅱ Q3Q2Q1Q0=(0110)8421=(6)10
片 Ⅲ Q3Q2Q1Q0=(0011)8421=(3)10
反馈置 0法设计规律
计数模值等于几,就由
几产生清 0信号 。
所以该电路是 365计数分频器。如一个 CP代表一天，可作
年计数器。
7490
Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490(1)CP
Q0
7490
Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490(2)
Q0
7490
Q1 Q2 Q3
CP1
CP0
S9AS9B R0AR0B
7490(3)
Q0
&
例：设计一个数字钟电路，要求能用七段数码管显示
从 0时 0分 0秒到 23时 59分 59秒之间的任一时刻。
解,数字钟电路的输入信号为秒脉冲信号，可由多谐振
荡器产生或将 60Hz的正弦波通过整形、分频得到。秒脉冲信
号首先送入由 二－五－十进制 计数器 74LS290组成的模 60计
数电路，通过七段显示译码器 74LS47和七段数码管完成对秒
的计数显示；再以秒计数电路的 59状态产生进位信号送入下
一个模 60计数电路，完成对分的计数显示；最后以分计数电
路的 59状态产生进位信号送入模 24的计数电路，完成对小时
的计数显示。 74LS290均以先二后五的方式连接，采用清零
法组成模 6和模 24进制计数器。
秒脉冲
信号÷ 10 ÷ 10
BCD到
7段
BCD到
7段
模 24
÷ 6 ÷ 10
BCD到
7段
BCD到
7段
模 60
÷ 6 ÷ 10
BCD到
7段
BCD到
7段
模 60
秒分钟小时
abcd ef g
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI1
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI
abcd ef g
1
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI
abcd ef g
1
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI
abcd ef g
1
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI
abcd ef g
1
&
&
&&
&
&&&
时 时 分 分 秒 秒
vcc
3Q 2Q 1Q 0Q
0CP
1CP
01R 02R 91S 92S
29074LS
3A
a
2A 1A 0A
b c d e f g
4774LS LTRBOBI/
RBI
abcd ef g
1
CP
例,图示电路是可变进制计数器。试分析当控制变量
A为 1和 0时，电路各是几进制计数器。
解,依题意分析，电
路采用置数最小数法组成
可变模计数器。当 A＝ 0，
74LS161中 Q3Q2Q1Q0＝
1001时，与或非门输出低
电平，因此构成 10进制计
数器。当 A＝ 1,74LS161
中 Q3Q2Q1Q0＝ 1011时，
与或非门输出低电平，因
此构成 12进制计数器。
0D 1D 2D 3D
0Q 1Q 2Q 3Q
TCT
PCT
CP
LD
DR
OC
16174LS
& ≥ 1
1
CP
1
1
A=1:
3 1 0L D Q Q Q?
3Q 2Q 1Q 0Q LD 13nQ? 12nQ? 11nQ? 10nQ?
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
0 0 0 0
1
1
1
1
1
1
1
1
1
1
1
0
A=0:
30LD Q Q?
与 A=1分析方法相同，是
M10计数器。
M=12
0D 1D 2D 3D
0Q 1Q 2Q 3Q
TCT
PCT
CP
LD
DR
OC
16174LS
& ≥ 1
1
CP
1
1
