数字电子技术基础制作人：吴亚联湘潭大学信息工程学院第三章 门电路
§ 3.1 概述
§ 3.2 半导体二极管门电路
§ 3.3 CMOS门电路
*§ 3.4 其它类型的 MOS集成电路
§ 3.5 TTL门电路内容提要本章系统的讲述数字电路的基本逻辑单元电路 —— 门电路。
介 绍半导体二极管、三极管,MOS场效应管的开关特性；重点讨论 CMOS门电路和 TTL门电路的工作原理、逻辑功能，
以及作为电子器件的电器特性。
§ 3.1 概述门电路,是用以实现基本逻辑运算和复合逻辑运算的单元电路。
门电路的主要类型,与门、或门、非门、与非门、
或非门、异或门等。
门电路的输出状态与赋值对应关系：
正逻辑,高电平对应,1” ；低电 平 对应,0” 。
混合逻辑,输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。
一般采用正逻辑负逻辑,高电 平 对应,0” ；低电 平 对应,1” 。
1
00V
Vcc
在数字电路中，对电压值为多少并不重要，只要能判断高低电平即可。
S开 ---vo输出高电平，对应,1”。
S合 ---vo输出低电平，对应,0”。
V
V
vo
S
Vcc
R
vI
（ a）单开关电路图 3.1.1 用来获得高、
低电平的基本开关电路如何获得高电平或者低电平呢？
电子开关
（二极管、
三极管）
数字电路的发展
◆ 数字集成电路,在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。
数字集成电路具有体积小、可靠性高、速度快、
而且价格便宜的 特点 。
电子管 半导体分立器件 数字集成电路数字电路的发展集成度规格 三极管数 /片 典型应用小规模 100以下 门电路中规模 100~几千个 计数器大规模 104~105 各种专用芯片超大规模 105~106 存储器甚大规模 106以上 可编程逻辑器件数字集成电路按集成度分为,SSI,MSI,LSI,VSI、
USI等五类。
集成度是指每一芯片所包含的三极管的个数。
数字集成电路按制造工艺分为,双极型、
单极型和混合型 IC。
双极型 IC,直到 20世纪 80年代初一直是主流 IC。
缺点：功耗大。
CMOS IC,出现于 20世纪 60年代后期，当前的主流 IC。
优点：功耗极低。
反向截止：
正向导通,开关接通开关断开
§ 3.2 半导体二极管门电路图 3.2.1 二极管开关电路半导体 二极管相当于一个受外加电压极性控制的开关。
图 3.2.2 二极管的伏安特性
3.2.1 半导体二极管的开关特性图 3.2.3 二极管伏安特性的几种近似方法正向导通压降和正向电阻不能忽略 仅忽略正向电阻正向导通压降和正向电阻都忽略
√
图 3.2.4 二极管的动态电流波形半导体 二极管的动态工作情况,
(1)二极管外加电压由反向变正向时，正向导通电流的建立稍微滞后一点；
(2)二极管外加电压由正向变反向时，产生较大的瞬态反向电流，并持续一定的时间；
反向恢复时间 tre,
反向电流从峰值衰减到峰值的十分之一所经过的时间二极管产生反向恢复过程的原因是,电荷存储效应。
tre在纳秒数量级
YD1
D2
A
B
+5V A B Y
0V 0V 0.7V
0V 3V 0.7V
3V 0V 0.7V
3V 3V 3.7V
输入变量输出变量
( uDF=0.7V )
0 0 0
0 1 0
1 0 0
1 1 1
&A
B Y
3.2.2 二极管与门
0V
3V
A B Y
0V 0V 0V
0V 3V 2.3V
3V 0V 2.3V
3V 3V 2.3V
0 0 0
0 1 1
1 0 1
1 1 1
A
B Y
3.2.3 二极管或门
YD1
D2
A
B
R0V
3V
( uDF=0.7V )
1,MOS场效应管的类型及特性
N沟道增强型 MOS管
P沟道增强型 MOS管
N沟道 耗尽 型 MOS管
P沟道 耗尽 型 MOS管增强型,
耗尽型,
√
3.3.1 MOS管的开关特性
§ 3.3 CMOS门电路
CMOS集成电路中，以金属 -氧化物 -半导体场效应晶体管（ MOS场效应管 ）作为开关器件。
图 3.3.1 N沟道增强型 MOS管的结构和符号
G:栅极 D:漏极 S:源极图 3.3.2 N沟导 MOS管共源接法及其输出特性曲线
(a)共源接法 (b)输出特性曲线可变电阻区恒流区截止区图 3.3.3 NMOS管的转移特性曲线可以通过改变
vGS控制 iD的大小图 3.3.4 NMOS管的基本开关电路
UGS > UT > 0
(开启电压）
D S导通（几百欧）
UGS < UT D S断开图 3.3.5 MOS管的开关等效电路
(a)截止状态 (b)导通状态
UGS越大,RON越小。
图 3.3.6 P沟道增强型 MOS管图 3.3.7 P沟道增强型 MOS管的漏极特性图 3.3.8 用 P沟道增强型 MOS管接成的开关电路
2,MOSFET的 开关作用
MOSFET D,S极 之间的 开关状态受 UGS 的控制,
增强型：
N沟道
P沟道
UGS > UT > 0
(开启电压）
UGS < UT D S
断开
D S导通（几百欧）
UGS <UT < 0
(开启电压）
UGS > UT
D S导通（几百欧）
D S
断开
+UDD
RD
D
SG
+UDD
S
D
G
3.3.2 CMOS反相器的电路结构和工作原理
CMOS电路
Complementary -Symmetry MOS
互补对称式 MOS
T1(负载管）
T2 (驱动管）
PMOS管
NMOS管
T1,ON
T2,OFF
OFF
ON
同一电平,
+UDD
S
DA
D
S
G F
一、电路 结构：
―0‖
(0V)
UGS< UT <0
导通
+UDD
S
DA F
D
S
G
T1
T2
PMOS
NMOS
UGS< UT
截止
―1‖
(+UDD)
① UA=0V
2) 工作原理,设 UT =2V
―0‖
(0V)
UGS> UT
截止
+UDD
S
DA
D
S
G
T1
T2
PMOS
NMOS
UGS> UT >0
导通
―1‖
(+UDD) F
② UA= UDD
0V
UDD
真 值 表：
A F T2 T1
F
+UDD
S
DA
D
S
G
T1
T2 1 导通 截止0
0 截止 导通1
1A
F
逻辑式,F= A
UDD
0V
3） CMOS反相器的工作图解分析 （考虑两种极限情况）
iD
vO0
vGSN=VDD
vSGP=0
驱动管的特性曲线负载特性曲线工作点
VI=VDD时,
VI=0 时,iD
vO0
vSGP=VDD
vGSN=0
负载特性曲线工作点驱动管的特性曲线可见，两种极限情况下 CMOS反相器的静态功耗几乎为零。
优点
+UDD
S
DV
I D
S
TP
TN
VO
VSGP
VGSN
+
+
-
- i
D
图 3.3.12 CMOS反相器的电压传输特性二、电压传输特性和电流传输特性当 vI<VTN时,(AB段 )
T1=on,T2=off =>vo=VDD;
当 vTN<vI<VDD-vTN时 (BC段 )
T1=on,T2=on =>vo↓;
当 vI>VDD-VTN时,(CD段 )
T1=off,T2=on =>vo=0; +V
DD
S
DV
I D
S
T1
T2 vO
图 3.3.12 CMOS反相器的电压传输特性
DDTH VV 21?
转折区的变化率很大，更接近于理想的开关特性。
CMOS反相器的输入端噪声容限较大。
二、电压传输特性和电流传输特性图 3.3.13 CMOS反相器的电流传输特性
+VDD
S
Dv
I D
S
G
T1
T2
电流传输特性 ——漏极电流随输入电压而变化的曲线,
iD
三、输入端噪声容限高电平噪声容限 VNH为：
VNH= VOH（ min） -VIH（ min）
在保证输出高、
低电平不超过允许限度的条件下，输入电平的允许波动范围称为 输入噪声容限 。
低电平噪声容限 VNL为：
VNL= VIL（ max） -VOL（ max）
图 3.3.14 输入端噪声容限示意图图 3.3.15 CMOS反相器输入噪声容限与 VDD的关系
(a)不同 VDD下的电压传输特性 (b)噪声容限随 VDD的变化曲线
VDD越高，噪声容限越大。
VNH= VNL= 30% VDD
3.3.3 CMOS反相器的静态输入特性和输出特性一、输入特性指从反相器输入端看进去的输入电压与输入电流的关系。
由于 CMOS反向器的栅极和衬底之间有 SiO2绝缘层,所以 CMOS反向器正常工作时，有 iI=iG=0
成立。
但绝缘层非常薄，极易击穿,所以，制作
CMOS器件时,集成了,输入保护电路,,以保护绝缘层不被击穿。
★ 为了正确地处理门电路与门电路，以及门电路与其它电路之间的连接问题，必须了解门电路输入端和输出端的 伏安特性,即输入特性和输出特性。
图 3.3.16 CMOS反相器的输入保护电路
（ a） CC4000系列的 输入保护电路（ b） 74HC系列的 输入保护电路输入保护措施是有限度的,使用时还必须注意器件的 正确使用方法。
D1,D2是保护二极管，正向压降 0.7v，反向击穿电压 30v。
D1是 P型扩散区和 N型衬底间自然形成的分布式二极管结构，
用一条虚线和两个二极管表示。
C1,C2是 TP,TN管栅极等效电容。 Rs是限流电阻，阻值
1.5~2.5KΩ。
D1
D2
图 3.3.17 CMOS反相器的输入特性
（ a）图 3.3.16 (a)电路的 输入特性（ b）图 3.3.16(b)电路的 输入特性
☆ 当输入 0 < VI ≦ VDD,输入电流 i I = 0,在正常工作范围内，保护二极管不起作用。
☆ 当输入 VI>VDD+VD时,保护二极管 D1导通，输入电流 i I 迅速增加，同时将 TP,TN管栅极电压钳位于 VDD+VD。保证加在 C2上的电压，不超过其耐压极限。
☆ 当输入 VI<－ VD时：保护二极管 D1导通,|i I|随 |VI|增加而增大。其变化斜率由 R决定。
图 3.3.18 vO= VOL时
CMOS反相器的工作状态二、输出特性图 3.3.19 CMOS反相器的低电平输出特性
1、低电平输出特性指从反相器输出端看进去的输出电压与输出电流的关系。
由于 UGS越大,TN管的导通电阻 RON就越小，
所以 相同的 IOL下,VDD越高,VOL越低。
IOL由负载电路流入 门电路。
灌电流负载图 3.3.20 vO= VOH时
CMOS反相器的工作状态图 3.3.21 CMOS反相器的高电平输出特性
2、高电平输出特性
IOH从门电路的输出端 流出 。
相同的 IOH下,VDD越高,RON越小,VOH越高 。
拉电流负载
3.3.4 CMOS反相器的动态特性图 3.3.22 CMOS反相器传输延迟时间的定义一、传输延迟时间 tPHL,tPLH
CMOS电路的 tPLH= tPHL。
平均传输时间
（ Propagation delay)
tpd= tPHL + tPLH
2
指输出电压变化落后于输入电压变化的时间。
二、交流噪声容限三、动态功耗
PC = CLf (VDD)2
负载电容消耗的功耗 PC
MOS管的瞬时导通功耗 PT
图 3.3.24 CMOS反相器对负载电容的充、放电电流波形
f为输入信号的重复频率
CL放电
CL充电图 3.3.25 CMOS反相器的瞬时导通电流
PT = CPDf (VDD)2 其中,CPD称为功耗电容（ 20pF）。
2)(
DDPDL
TCD
fVCC
PPP
图 3.3.26 CMOS反相器的静态漏电流
（ a） vI= 0 （ b） vI=VDD
SDT O T PPP
全部功耗,PS为静态功耗
DDDDS VIP?
3.3.5 其他类型的 CMOS门电路
&A
B YBA?Y =
+VDD
A
Y
T2
T1
B
T3
T4
S S
S
S
G
G
工作原理,
0 0 √?√? 1
0 1 √√ 1
1 0?√√? 1
1 1?√?√ 0
A B T1 T2 T3 T4 Y
1,CMOS与非门电路一、其他逻辑功能的 CMOS门电路
2,CMOS或非门电路
A B T1 T2 T3 T4 Y
A
B YBA?Y =
+VDD
Y
A
T2
T1
B
T3T4
G
G
S
S
S
工作原理,结构,
0 0 √ √× × 1
0 1 √× × √ 0
1 0 × √ √× 0
1 1 × × √√ 0
3、带缓冲级的 CMOS门电路为了克服上述缺点，可在门电路的输入、输出端增设,缓冲器,。
CMOS与非 门电路的缺点,
1）输出电阻 RO的大小，受输入端状态的影响；
2）输出电平 VOL,VOH，受输入端数目的影响。
缓冲器可由 CMOS反相器 组成。
增加缓冲器后，电路的逻辑功能将改变：
&
1
1
1A
B Y
1
1
1A
B Y
≥1
Y=A+B Y=A·B=A·B =A+B
二,漏极开路输出门电路（ OD门）
漏极开路输出 ——为了满足 输出电平变换,吸收大负载电流 及实现 线与 连接等需要。 在漏极开路输出级中都没有 PMOS负载管。
在 CMOS集成电路中有三种输出结构：互补输出、
三态输出和漏极开路输出。
―线与,：输出端并联使用实现“与逻辑”。
二,漏极开路输出门电路（ OD门）
图 3.3.31 漏极开路输出的与非门
&A
B Y
（ a）电路结构 （ b）逻辑符号
TN
漏极开路输出门电路的输出端必须 外接负载电阻 才可以工作。
1、输出电平变换
2、线与
CDAB
CDABFFF 21
线与逻辑用一级门电路实现了两级门电路（与或非）的逻辑功能。
只要满足 TN的 ROFF>>RL>>RON,VOH=VDD2,VOL=0。
Y=Y1?Y2?Y3任 0 则 0
全 1 则 1
RL（ 外接 ）
V‘DD
输出级
YY
1
Y2
Y3
A1
B1
C1
A2
B2
C2
A3
B3
C3
&
&
&
V’DD
RL
YY
1
Y3
Y2
3、外接电阻阻值的计算
IHOHL mInII
OHLLDD VRIV
(a)外接电阻最大值
IOH
IOH IIH
&
…
…
VDD
&
VIL
&
VIL
1‘
&
RL
1
IL
n
m
为保证输出高电平不低于规定的数值,RL不能太大。
（ a） RL最 大值的计算
)/()( IHOHOHDDL mInIVVR
IOH:与非门截止时的漏电流。
(b)外接电阻最小值电阻的最小值受与非门低电平输出电流的限制。要保证流入与非门的电流不超过负载电流的允许值。最坏情况：只有一个与非门输出低电平。
IOL IIL
&
…
…
VDD
&
VIH
&
VIL
0‘
&
RL
1
IL
m’
（ b） RL最 小值的计算
ILLOLDD
ILLLO
ImRVV
ImII
'/)(
'
( m a x )OLOL II?
)'/()( ( m a x ) ILOLOLDDL ImIVVR
三,CMOS传输门
1、电路结构：
逻辑符号vi /vo vo /vi
C
TG
C
如左图所示,COMS传输门由一个 P沟道 MOSFET
和一个 N沟道 MOSFET并联而成。
其中,C和 是一对互补的控制信号。
C
传输门 (TG—TransmissionGate）也是构成各种逻辑电路的一种基本单元电路。
vi /vo vo /vi
T2
T1
VDD
C
C
2、工作原理：
C TG
1 0 导通
0 1 截止
(2)C=1,=0:
(1)C=0,= 1(VDD)：C
设 0≤vi ≤VDD:
vi /vo vo /vi
T2
T1
VDD
C
C
T1 T2都截止,输入输出之间呈高阻态,传输门截止 ；
0<vi < VDD- VGS(th)N时,T1导通。
因此,Vi在 0和 VDD 之间变化时 T1和 T2至少有一个是导通的,输入输出之间呈低阻态,传输门导通。
VGS(th)P <vi < VDD时,T2导通。
3,CMOS传输门的作用：
（ 1）实现逻辑运算；
（ 2）作为模拟开关，用来传输连续变化的模拟信号；
图 3.3.38 CMOS双向模拟开关的电路结构和符号
CMOS三态门电路结构之一三态输出,高电平、低电平,高阻态 。
输出缓冲器三态控制端
EN=0
T1‘,T2‘导通；
AY?
EN=1
T1‘,T2‘截止；
四,三态输出的 CMOS门电路（ TS门）
输出为高阻态低电平 为工作状态三态门电路应用 1
作为电路与 总线（ BUS)间的 接口电路总线
E1
E2
E3
用总线 分时 传送若干门电路的输出信号
G1门工作
G2 门工作
G3 门工作
&A1
B1
E1
&A2
B2
E2
&A3
B3
E3
G1
G2
G3
三态门应用 2-实现数据的双向传输
01
3.3.6 CMOS电路的正确使用
(1)输入电路的静电保护
①在存贮和运输 CMOS器件时不要使用易产生静电高压的化工材料和化纤织物包装，最好采用金属屏蔽层作包装材料；
②组装、调试时，应使电烙铁和其他工具、仪表、工作台面等良好接地。必要时带防静电手套；
③不同的输入端不应悬空。应根据逻辑要求或接电源 VDD(与非门 )，或接地 (或非门 ),或与其它输入端连接。
(2)输入电路的过流保护
①输入端接低内阻信号源时，应在输入端与信号源之间串进保护电阻；
②输入端接有大电容时，应在输入端与电容之间接入保护电阻；
图 3.3.43 输入端接大电容时的防护 图 3.3.44 输入端接长线时的防护
③ 输入端接长线时,应在门电路的输入端 接入保护电阻 。 因长线上不可避免地伴有分布电容,分布电感,信号突变时可能产生正,负振荡的脉冲 。 根据经验,RP=VDD/1mA,且当长度大于 10米后,每增加 10米,RP的值应增加 1KΩ。
(3)防止锁定效应
① 在输入端和输出端设置钳位电路；
② 在 VDD可能出现高压时,加电源去耦电路；
③ 多电源供电时,应先接通 CMOS电源,或最后关闭
CMOS电路电源 。
3.3.7 CMOS数字集成电路的各种系列
CMOS门电路的系列产品：
CC4000/4000B系列（ 基本的 CMOS)
54/74HC系列（ 高速 CMOS）
54/74HCT系列（ 与 TTL兼容的高速 CMOS）
54/74AHC系列（ 改进的高速 CMOS ）
74LVC系列（ 低压 CMOS）
74ALVC系列（ 改进的低压 CMOS）
54/74AHCT系列（ 与 TTL兼容的改进高速 CMOS ）
TI公司产品
54系列
74系列
（工作环境温度,-55~+125℃ )
（工作环境温度,-40~+85℃ )
２、是电压控制元件,静态功耗小 。
3、允许电源电压范围 宽 （ 3?18V）。
4,扇出系数 大,抗噪声容限 大 。
优点
１、工艺简单，集成度 高 。
CMOS集成 电路是目前的主流器件：
§ 3.5 TTL门电路
◆ TTL门电路：输入和输出端结构都采用了半导体晶体管，称之为,
Transistor—Transistor Logic。
3.5.1 双极型三极管的开关特性
1,BJT的开关作用工作状态 截 止 放 大 饱 和条 件 iB≈0 0<iB<ICS / iB> ICS /
工作特点偏置情况 发射结和集电结均为 反 偏发射结 正 偏集电结 反 偏发射结和集电结均为 正 偏集电极电流
iC ≈0 iC ≈ iB iC=ICS
管压降 VCEO ≈VCC VCE =VCC-
iCRC
VCES
≈0.2~0.3v
c,e间等效内阻相当于开关 断开（很大）
可 变 相当于开关 闭合（很小）
NPN型 BJT工作状态和特点图 3.5.3 双极型三极管的基本开关电路图 3.5.5 双极型三极管的开关等效电路
(a)截止状态
(b)饱和导通状态截止时,vo=VOH≈VCC;
饱和时,vo=VOL≈0V;
B
ONI
B R
Vvi
CBCCCCCCCEo RiVRiVvv
五、双极型三极管的动态开关特性图 3.5.6 双极型三极管的动态开关特性三极管截止 饱和导通六,三极管反相器
RC D
R1A
Y
+VCC +3V
A Y
3V 0.3V
0V 3.7V
钳位二极管
1 0
0 1
1A Y
1)为了保证在输入低电平时三极管可靠截止，
常在基极接入 R2和负电源 VEE。
-VEE
R2
2)为了保证在输入高电平时三极管工作在深度饱和状态，以使输出电平接近零，电路的参数必须合适，
以保证 IB > IBS （饱和基极电流）。
0V
5V
A Y
+5V
3.3K?
1K?
10K?
-8V
=20TR
1
R2
RC
例 3.5.1电路及参数如图所示，试计算输入高、低电平时对应的输出电平，
并说明电路参数的设计是否合理。
VCE(sat)=0.1V
1)当 vI=VIL=0V时,
解：
1
21
RRR Vvvv EEII
B?
3.33.13 8 Vvv II
KKRR RRR
B
5.23.13 103.3
21
21
VVv B 23.33.1380
三极管可靠截止
iC= 0,vO=VCC=5V
2)当 vI=VIH=5V时,Vv B 8.13.3
3.13
855
由戴维南等效电路图 2.3.4可得出：
mAAR Vvi
B
BE
B
B
44.0105.2 7.08.1
3
mAARVVI
C
s a tCE
CC
BS
25.010120 1.05
3
)(?
BSB Ii
三极管工作在深度饱和状态。
由 1） 2）分析可知，电路参数的设计合理。
vO =VCE(sat)≈0V
A Y
+5V
3.3K?
1K?
10K?
-8V
=20TR
1
R2
RC
3.5.2 TTL反相器的电路结构和工作原理
+5V
Y
R4R2R1
4k
T2
R3
T4T
1
T5
b1 c
1
1k?
1.6 k? 130
A
D1
D2
1A Y
1 1 1
1 1 1
1 2 3 4 5 6 7
14 13 12 11 10 9 8
+5V
0V
一、电路结构与 工作原理
+5V
Y
R4R2R1
4k
T2
R3
T4T
1
T5
b1 c
1
1k?
1.6 k? 130?
A
D1
D2
输入级 倒相级 输出级
0.2V
3.4V
1、当输入 A为低电平 VIL=0.2V时：
0.9V
0.2V
T1导通,T2截止,T5截止,Vc2为高电平，从而 T4导通，
输出为 高电平 VOH。 VOH=5 –VD2-VBE4 -VR2?3.4V
(vO)
(vI)
+5V
Y
R4R2R1
4k
T2
R3
T4T
1
T5
b1 c
1
1k?
1.6 k? 130?
A
D1
D2
输入级 倒相级 输出级
0.2V
3.4V
2、当输入 A为高电平 VIH=3.4V时：
电位箝在 2.1V 4.1V
3.4V1.4V
T1导通,T2导通,T5导通,T4截止；
输出为低电平 VOL。
1.0V
T1:发射结反偏，集电结正偏，处于倒置放大状态?C,E作用颠倒。
√
√
(vO)
(vI)
AY?逻辑功能：
+5V
Y
R4R2R1
4k
T2
R3
T4T
1
T5
b1 c
1
1k?
1.6 k? 130?
A
D1
D2
输入级 倒相级 输出级
0.2V
3.4V
输出级,推拉式电路，有效地降低了输出级的静态功耗并提高了驱动负载的能力；
D1：嵌位二极管，抑制输入端可能出现的负极性干扰脉冲，防止输入电压为负时 T1的发射极电流过大 ;
D2：确保 T5饱和导通时 T4可靠截止。
图 3.5.10 TTL反相器的电压传输特性二、电压传输特性
1A Y
0V
5V 3.0
2.0
1.0
0.5 1.0 1.5 VI/V
VO/V
0
A
C
D E
B
当输入 VI<0.6V时,T5截止 T4导通，输出 VO为高电平 ;当输入 1.3V>VI>0.6V时,T5截止 T4导通，但 T2导通放大，输出 VO线性下降 ;
当输入为 1.4V左右时,T5,T2导通，但 T4截止，输出
VO急剧下降为低电平。
当输入继续升高,T5,2导通,4截止，输出 VO为低电平不再变化。
即输出电压随输入电压的变化曲线。
截止区线性区转折区饱和区
VTH
VTH为阈值电压或门槛电压。
uo(V)
ui(V)1 2 3
UOH
―1‖
TTL反相器理想的电压传输特性
VTH=1.4V
三、输入端噪声容限
74系列门电路的标准参数为：
VOH（ min） =2.4V,
VOL（ max） =0.4V,
VIH（ min） =2V,
VIL（ max） =0.8V
故 VNH=0.4V
高电平噪声容限 VNH为：
VNH= VOH（ min） -VIH（ min）
低电平噪声容限 VNL为：
VNL= VIL（ max） -VOL（ max）
故 VNL=0.4V
3.5.3 TTL反相器的静态输入特性和输出特性图 3.5.11 TTL反相器的 输入端 等效电路图 3.5.12 TTL反相器的 输入特性
1、输入电压为 VIL时，相应的 低电平输入电流 IIL约为 1mA，方向为流出。
2、输入电压为 VIH时，相应 高电平输入电流 IIH约为 40?A，方向为流进。
高电平低电平一、输入特性二、输出特性 —高电平输出特性图 3.5.13 TTL反相器高电平输出等效电路图 3.5.14 TTL反相器高电平输出特性
VOH(MIN)
输出高电平时，负载电流的方向为流出。 iL较小时,iL对 VOH
的影响很小,iL较大时,VOH随 iL绝对值的增加成线性下降。
由于受功耗的限制，实际工作中输出电流 IOH不超过 0.4mA。
IOH≤0.4mA
拉电流二、输出特性 —低电平输出特性图 3.5.15 TTL反相器低电平输出等效电路图 3.5.16 TTL反相器低电平输出特性说明：输出低电平时，负载电流的方向为流进。由于 T5饱和导通时 c-e间的内阻很小，所以负载电流增加时 VOL尽稍有升高,VOL与 iL在较大范围里成线性。
0.4
IOL≤16mA
灌电流输入输出特性总结
1、无论是输入还是输出，电流和电压是相互影响的，其关系由特性曲线确定。
2、在实际工作中，当电流变化时会影响电压的值，当电压的变化超出 0和 1的逻辑定义时，它就是无效的！
应用举例：例 3.5.2 G1可以驱动多少个 TTL门？其中 V
OH?3.2V,VOL?0.2V
0
iL
iI
iI=1mA
iL<=16mA
iL=N?iI
N?iI<=16mA
N<=16
1
VOH
iL<=7.5mA
iL<=0.4mA
iL
iI
iI=40?A=iI N
iI?N<=0.4m
N< 10
N<=10
扇出系数扇出系数,与非门电路输出能驱动同类门的个数。
三、输入端负载特性
1A Y1 1B Y2R
1B Y2
Rp
问题,这时，输入 B是,1‖还是,0‖？
1B Y2Rp
Rp
R1+RpVi= (Vcc-0.7v)
Rp Vi
Rp <1.45k?相当于输入低电平；
i
图 3.5.18 TTL反相器 输入端经电阻接地 时的等效电路
Rp >1.45k?相当于输入高电平。 图 3.5.19 TTL反相器 输入端负载特性
1.4v
悬空引脚等效为输入高电平 1
Vi =1.4V时,T2、
T5饱和导通
1.45k?
例 3.5.3 在图 3.5.20电路中，为保证 G1门输出的高、
低电平能正常的传送到 G2门的输入端，要求 vO1=VOH
时 vI2≥VIH(min),vO1=VOL时 vI2≤VIL(max)，试计算 RP的最大允许值。已知 G1和 G2均为 74系列的反相器，
VCC=5V,VOH=3.4V,VOL=0.2V,VIH(min) =2.0V,VIL(max)
=0.8V。
解：
1）计算 vO1=VOH,vI2≥VIH(min)时 RP的允许值：
图 3.5.20
VOH -IIH RP ≥VIH(min)
IH
I H ( m i n )OH
P I
VVR
由图 3.5.12得 IIH=0.04mA
K Ω35100,0 4 2,04.3R
3-
P
IIH
VOH VIH(min)
2）计算 vO1=VOL,vI2≤VIL(max)时 RP的允许值：
OL)I L (P
)I L (BECC VVR
R
-V-vV
m a x
1
m a x1
G2门输入端等效电路
1
m a x1
m a x R
-V-vV
VVR
)I L (BECC
OL)I L (
P
VOL
IIL
IIL
OLVVRI I L ( m a x )PIL
0,6 9 k ΩR P?
VOL VIL(max)
√
3.5.4 TTL反相器的 动态特性
t
ui
o
t
uo
o
50%
50%
tPHL tPLH
导通传输时间截止传输时间波形边沿变坏有延迟变化
uo
平均传输时间
（ Propagation delay)
tpd= tPHL + tPLH
2
典型值,3? 10 ns
一、传输延迟时间二、交流噪声容限由于 TTL电路中存在三极管的开关时间和分布电容的充放电过程，因而输入信号状态变化时必须有足够的变化幅度和作用时间才能使输出状态改变。 当输入信号为 窄脉冲,而且脉冲宽度接近于门电路传输延迟时间的情况下，为使输出状态改变所 需要的脉冲幅度将远大于信号为直流（宽脉冲）时所需要的信号变化幅度 。因此，门电路对这类窄脉冲的噪声容限 ——交流噪声容限 高于前面讲过的直流噪声容限。
绝大多数 TTL门电路的传输延迟时间都在 50ns以内，所以当 输入脉冲的宽度达到微秒数量级 时，在信号作用时间内电路已达到稳态，应将输入信号按直流信号 处理。
（ a）正脉冲噪声容限
（ b）负脉冲噪声容限图中 tw表示输入脉冲宽度，
VNA表示输入脉冲幅度。
在图（ a）中将输出高电平降至 2.0V时对应的（某一宽度的）输入正脉冲幅度定义为 正脉冲噪声容限 。
在图（ b）中将输出低电平升至 0.8V时 对应的 （某一宽度的）输入负脉冲幅度定义为 负脉冲噪声容限 。
注意：交流噪声容限实际上也反映了门电路对输入信号的脉宽和幅度的要求。图 3.5.22TTL反相器的交流噪声容限正脉冲使反相器的输出高电平下降；
负脉冲使反相器的输出低电平升高。
三、电源的动态尖峰电流通过计算可以证明,TTL门电路在稳态状态下，
输出电平不同时,它从电源所取的电流也不一样。
由图 3.5.23(a)可见,若 输入为高电平,则 T1,T2和
T5导通,T4截止，输出低电平，电源电流 ICCL等于
iB1和 iC2之和。
mAvvii CB
CB
4.3106.1 8.05104 1.25RVRVI
33
2
2CC
1
1CC
21CCL
由图 3.5.23(b)可见,若 输入低电平 (0.2V),则 T1和
T4导通,T2和 T5截止，输出高电平，电源电流 ICCH
等于 iB1。如果 T1发射结的导通电压为 0.7V，则
vB1=0.9V,于是得到：
mA1104 905R vViI 3
1
B1CC
B1CCH
图 3.5.23 TTL反相器电源电流的计算
（ a） vO＝ VOL 的情况 （ b） vO＝ VOH的情况动态情况下，特别是在输出电压由 低电平突变为高电平 的过程中，由于 T5原来在深度饱和状态，所以
T4的导通必然先于 T5的截止，这样就出现了短时间内
T4和 T5同时导通的状态，有很大的瞬时电流流经 T4和
T5，使电源电流出现 尖峰脉冲 。
电源电流的最大瞬时值,ICCM=iC4+ iB4+ iB1=34.7mA
电源尖峰电流带来的影响主要表现在两个方面,
① 使电源的平均电流增加,
且信号频率越高、门电路的传输延迟时间 tPLH越长，
电流平均值增加越多。
② 多个门电路同时转换状态时，尖峰电流将增大，形成系统内部噪声。
例 3.5.4 若 74系列 TTL反相器的电路参数如图 3.5.9所给出，并知 tPHL=15ns,试计算在 f=5MHz的矩形波输入电压信号作用下电源电流的平均值。输入电压信号的占空比（高电平持续时间与周期之比）为 50%。
)(21)(21 CCLCCMP L HCCLCCHC C A V IItfIII
考虑电 源动态尖峰电流的影响之后，电源电流的平均值为：
解：
mA
mA
I C C A V
37.3
)17.12.2(
)4.37.34(10155
2
1
)4.31(
2
1 9
3.5.5 其它类型的 TTL门电路图 3.5.27 TTL与非门电路多发射极三极管一、其它逻辑功能的门电路图 3.2.29 TTL或非门电路图 3.5.30 TTL与 或非门图 3.5.31 TTL异 或门二、集电极开路的门电路（ OC门 ）
1,问题的提出
&A
B
E
F&C
D
G
能否,线与,？
（ Open Collector)
推拉式输出电路结构 的 TTL与非门的 输出电阻很低。
i 功耗可能使门电路损坏i
UOL
不允许直接“线与”
&A
B
E
F&C
D
G 与非门
“关门”
与非门
“开门
”
+5V
R4R2
T3 T
4
T5
100?750?
3K? R3
UOH
+5V
R4R2
T3 T
4
T5
100?750?
3K? R3
UOL
2,集电极开路与非门电路结构
+5V
Y
R4R2R1 3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
去掉标准 TTL与非门
Y = ABC
&
符号,集电极悬空
RL
（外接）
V‘CC
Y
T5
+5V
R2
R1
3k
T2
R3
T1
b1 c
1A
B
C
&
工作时输出端需外接上拉负载电阻 RL和电源 。
2,集电极开路与非门电路结构只要 RL和电源电压的数值选择得当，就能够既保证输出的高、
低电平符合要求，输出端三极管的负载电流又不过大。
3,OC门外接负载电阻 RL的计算
―1‖
RL
VIL
VIL
IOH
IOH
IIH
IIH
IL
n个 OC门 m个 TTL与非门的输入端驱动拉电流负载
IOH:每个 OC
门输出三极管 T5截止时的漏电流
IIH:负载门每个输入端的高电平输入电流
&
&
……
VCC
&
&
为保证输出高电平不低于规定的 VOH值,RL不宜选得过大。由以上分析列出 RL最大值的公式：
IHOH
OHCC
L
mInI
VVR
( m i n )
( m a x )
…(1)
)( IHOHLCCLLCCOH mInIRVIRVV
( m i n ))( OHIHOHLCC VmInIRV
IHOH
OHCC
L mInI
VVR
( m i n )
―0‖V
IH
VIL
IIL
IIL
IL
n个 OC门 m‘个 TTL与非门的数目驱动灌电流负载
IOL:OC门低电平输出电流
IIL:每个负载门的低电平输入电流
IOL &
&
……
VCC
&
&
RL
在最坏情况下，只有一个 OC门导通，流过 RL的电流和负载电流全部灌入该导通的 OC门中，所以 RL的值不可太小，以确保灌入导通 OC门的电流不超过最大允许的负载电流 ILM。由以上分析可列出 RL最小值的公式：
ILLM
OLCC
t o t a lILLM
OLCC
L ImI
VV
II
VVR
')(
( m i n )?
…(2)
所以,RL(min)< RL< RL(max)
)( t o t a lIL
L
OLCC
OL IR
VVI
LMt o t a lIL
L
OLCC II
R
VV
)(
根据要求：
IHOH
OHCC
L
mInI
VVR
( m i n )
( m a x )
ILLM
OLCC
t o t a lILLM
OLCC
L ImI
VV
II
VVR
')(
( m i n )?
3,OC门外接负载电阻 RL的计算说明,负载门为 TTL与非门电路的与输入端并联时,m‘指负载门的个数。
例 3.5.5 试为图 3.5.37电路中的外接负载电阻 RL选定合适的阻值。已知 G1,G2为 OC门，输出管截止时的漏电流为 IOH=200?A,输出管导通时允许的最大负载电流
ILM=16mA。 G3,G4 和 G5均为 74系列与非门，它们的低电平输入电流 IIL=1mA，高电平输入电流 IIH=40?A。给定
VCC‘=5V，要求 OC门输出的高电平 VOH≥3.0V,低电平
VOL≤0.4V 。
图 3.5.37
解：
IHOH
OHCC
L mInI
VVR
( m i n )
( m a x )
KK 63.204.092.02 35
KK
ImI
VV
R
ILLM
OLCC
L
35.0
1316
4.05
'
( m i n )
三,三态输出门电路（ TS门 ）
(Three State)
三种输出状态高电平低电平高阻状态（禁止状态）
三态输出门 是在普通门电路的基础上 附加控制电路 而构成。
1,三态与非门电路结构控制端 D
E E1
(使能端,Enable）
A
B
输入端
+5V
F
R4R2R1
T2
R5
R3
T3
T4T1
T5
2,工作原理
F
―1‖
3.4V
截止
―0‖
0.3V
与非工作状态
（ 1） E=―0‖
+5V
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E E1
ABF0E 时：?
F
―0‖
0.3V―1‖3.4V
截止导通 截止
（ 2） E=―1‖
高阻状态
（禁止状态）
+5V
R4R2R1
T2
R5
R3
T3
T4T1
T5
A
B
D
E E1
E=―1‖时,F=Z
(高阻状态 )
1V
符号：
功能表：
0 ABF?
（ 工作状态 ）
输出E
接 低电平 时为工作状态
1 高阻状态
（禁止状态）
Y
A
B
EN EN
&
若去掉使能端的非门：
+5V
F
R4R2
R1
T
2 R
5
R3
T3
T4T
1
T5
控制端
(使能端,Enable
）
A
B
输入端
D
E
E=0,F=Z (高阻状态 )
ABFE 时：1?
Y
A
B
EN EN
&
3.5.6 TTL数字集成电路的各种系列前面介绍的 TTL电路是一个典型的电路,它基本上是国产 CT1000(相当于国际 74)系列产品。 TTL电路的一个重要性能指标就是 速度 -功耗积,即对于一个高质量的门电路,既要求工作速度高，又要求其功耗小。 为了实现这一目标 TTL电路的设计者一直在不断努力，对原有电路进行了多方面的改进，相继开发出了,CT2000（ 74H）,CT3000（ 74S）、
CT4000（ 74LS）。
一,74H系列
74H系列又称高速系列，和 74系列相比主要是减小了电路中各电阻值。 74H系列 与非 门 (74H00)的电路结构
1、改进之一：引入肖特基二极管 SBD
74H系列门电路的 平均传输延迟时间 比 74系列缩短了一半，但电路的 电源平均电流 约增加了一倍。即延迟 -功耗积未得到改善，已被淘汰。
二,74S系列
74S系列又称肖特基（ Schottky）系列。
通过对 74系列电路的动态分析发现，影响其工作速度的主要原因是电路中的三极管导通时工作在深度饱和状态。所以提高电路工作速度的最好办法是 避免三极管工作在深度饱和状态。 于是在该系列电路中引入了 抗饱和三极管 。
抗饱和三极管也就是在普通三极管的基极和集电极之间接一肖特基二极管（ Schottky Barrier Diode—SBD）
SBD—利用金属和半导体相接触在交界面形成势垒的二极管。
e
b
c
T
IB IB1
IB2
Tb
c
e
SBD
+
-
0.4v 代表符号
SBD起到抵抗 BJT过饱和 的作用，它使电路的开关时间大为缩短，从而 提高了 BJT电路的速度 。
采用肖特基二极管为什么能提高 TTL电路的速度？工作特点
（ 1）它和 PN结一样，同样具有 单向导电性 ；
（ 2）导通阈值电压较 低,如 Al-SiSBD的阈值电压约为 0.4~0.5V；
（ 3） 势垒二极管的导电机构是 多数载流子,因而电荷存储效应很小。
2、改进之二：引入了由 T6,RB和 RC组成的有源泻放电路 。
当 T2由截止变为导通的瞬间，由于 T6
的基极回路中串接了电阻 RB，所以 T5
的基极必然先于 T6
的基极导通，使 T2发射极的电流全部流入 T5的基极，
从而 加速了 T5的导通过程 。
而在稳态下，由于 T6的分流作用，减少了 T5的基极电流，也就 减轻了 T5的饱和程度,这又有利于加快 T5从导通变为截止的过程。
当 T2从导通变为截止后，因为 T6仍处于导通状态，为 T5的基极提供了一个瞬间的低阻泻放回路，使 T5得以迅速截止 。因此，有源泻放回路的存在缩短了门电路的传输延迟时间。
采用抗饱和电路带来缺点：输出低电平升高。
图 3.5.41 74S系列反相器的电压传输特性三,74LS系列（低功耗肖特基系列）
74S系列由于采用的电阻较小，其功耗仍偏大。
为了降低功耗,74LS系列 大幅度的提高了电路中的各个电阻。 同时，
将 R5原来接地的一端改接到输出端，以减小 T3
导通时 R5上的功耗。
74LS系列的功耗仅为 74S系列的五分之一,74H系列的十分之一。
为了缩短传输延迟时间、提高开关速度，在 74S系列的基础上再进行了一大改进,即将输入端的多发射极三极管改为 SBD，因为这种二极管无电荷存储效应。
此外，为进一步加速电路开关状态的转换过程，
又接入了 D3,D4这两个 SBD。
当输出由高电平跳变为低电平时,D4→T2的集电极
→ T5的基极为输出端的负载电容提供了一条放电回路，
既加快了负载电容的放电速度，又为 T5增加了基极电流，
加速了 T5的导通过程。同时 D3也通过 T2为 T4的基极提供了一个附加的低内阻放电通路，使 T4更快地截止。
由于采用了一系列的措施，虽然电阻阻值增大了很多，但传输延迟时间仍可达到 74系列的水平。 74LS
系列的延迟 -功耗积是上述四种 TTL电路中最小的，仅为 74系列的五分之一,74S系列的三分之一。
四,74AS和 74ALS系列 （结构与 74LS相似，电阻减小了）,74ALS（采用了较高的电阻值，改进了工艺，
延迟功耗积最小）
五,74F（ Fast TTL）系列在速度和功耗两方面都介于 74AS和 74ALS系列之间。
TTL门电路的系列分类国内产品
CT1000系列
CT2000系列
CT3000系列
CT4000系列
CT000系列
（高速）
（低功耗）
（低功耗、高速度）
（非标准型）
（标准 TTL ）
TTL门电路的系列分类
54/74系列 (基本 TTL）
54/74S系列 (肖特基 TTL）
54/74LS系列 (低功耗肖特基 TTL）
54/74ALS系列 (先进的低功耗肖特基 TTL）
54/74AS系列 (先进的肖特基 TTL）
54/74F系列 (高速 TTL）
对于每种 TTL 子系列，要在 开关时间短,功耗小 和 抗干扰性强 这三个要求之间作折衷选择。
3.8 TTL电路与 CMOS电路的接口考虑两个问题 （ 2）驱动器件的扇出系数问题。
（ 1）驱动器件与负载的电压兼容性问题；
驱动门 负载门
VOH(min) ≥VIH(min)
VOL(max) ≤VIL(max)
IOH(max) ≥nIIH(max)
IOL(max) ≥mIIL(max)
即要求：
图 3.8.1 驱动门与负载门的连接一、用 TTL电路驱动 CMOS电路
（ 1）用 TTL电路驱动 74HC和 74AHC系列 CMOS电路
VOH(min) <VIH(min)
VOL(max) <VIL(max)
IOH(max) >IIH(max)
IOL(max) >IIL(max)
√
√
√
×
图 3.8.3 用接入上拉电阻提高 TTL电路输出的高电平
)( IHOUDDOH nIIRVV
式中,IO为 TTL电路输出级
T5管截止时的漏电流。
IO和 IIH很小，只要 RU不大，
VOH≈VDD。
（ 2）用 TTL电路驱动 74HCT和 74AHCT系列 CMOS电路当负载的 VIH(min)超过驱动能够承受的电压时，应采用 OC结构的 TTL电路为驱动；或者 用带 电平偏移的门电路实现电平变换。
用带 电平偏移的门电路实现电平变换无需外加任何元、器件。
二、用 CMOS 电路驱动 TTL电路图 3.8.4 通过电流放大器驱动 TTL电路
VOH(min) <VIH(min)
VOL(max) <VIL(max)
IOH(max) >IIH(max)
IOL(max) >IIL(max)
√
√
√
√
可以直接驱动。
在大负载电流要求的情况下：
可以使用分立器件的电流放大器实现电流扩展三、门电路带其他负载时的接口电路
1,用门电路直接驱动显示器件：
关键在于确定限流电阻的大小。
四、抗干扰措施在实际设计过程中，注意以下几点：
1、多余输入端的处理
2、去耦合滤波器
（ 1）对公共电源的 处理：
+ -E r
C
C=10~100uF
（ 2）对系统中每一片集成芯片电源输入端的处理：
在电源端并接 0.1uF的电容器滤波。
3、接地和安装工艺三类地线保护地线,以安全为目的的地线，通常与金属机架、机壳相连。
工作地线,为设备中各个电路提供稳定的零基准电位的地线。（电源地、信号地等）
屏蔽地线,为了抑制噪声，电缆、变压器等的屏蔽层需接地。
注意,设备的三种地线最终要连接到一个公共点。
本章小结一、门电路 —构成数字电路的 基本单元。
二、要求掌握常用门电路的 逻辑符号 和 逻辑功能,
会使用 它们。
基本门电路,与,或、非门；
CMOS门电路,非门、与非门、或非门。
常用门电路：
( OD门,TS门 )
TTL门电路,与非门、非门、与或非门。
( OC门,TS门 )
三、数字集成电路的分类按工艺分 双极型（ TTL电路,ECL电路,I2L电路 ）
MOS型（ CMOS,NMOS,PMOS电路 )
BiCMOS型按输出结构分互补输出 /推拉式输出
OD输出 /OC输出三态输出第三章结 束习题：
正负逻辑问题例：二极管 与 门
（ 正逻辑 ）
A
B
+12V
R
0V
3V
0.3V
3.3VF
L L L 0 0 0 1 1 1 0 0 1 1 1 0
L H L 0 1 0 1 0 1 0 1 1 1 0 0
H L L 1 0 0 0 1 1 1 0 1 0 1 0
H H H 1 1 1 0 0 0 1 1 0 0 0 1
I:+ O:-A B F 正逻 辑 负逻 辑 混合逻 辑 混合逻 辑电平状态表 逻 辑 真 值 表
I:- O:+(A B F) (A B F)
L L L 0 0 0 1 1 1 0 0 1 1 1 0
L H L 0 1 0 1 0 1 0 1 1 1 0 0
H L L 1 0 0 0 1 1 1 0 1 0 1 0
H H H 1 1 1 0 0 0 1 1 0 0 0 1
I:+ O:-A B F 正逻 辑 负逻 辑 混合逻 辑 混合逻 辑电平状态表 逻 辑 真 值 表
I:- O:+(A B F) (A B F)
正逻 辑 负逻 辑 混合逻辑 混合逻辑
(I:+ O:-) (I:- O:+)
逻辑式,F=A?B F=A+B F=A?B F=A+B
逻辑关系,正 与门 负 或门 混合逻辑与非门混合逻辑或非门正负逻辑的等效变换：
正逻辑：
F=AB
负逻辑：
BAABF
ABF? BAABF
BAF BABAF
§ 3.1 概述
§ 3.2 半导体二极管门电路
§ 3.3 CMOS门电路
*§ 3.4 其它类型的 MOS集成电路
§ 3.5 TTL门电路内容提要本章系统的讲述数字电路的基本逻辑单元电路 —— 门电路。
介 绍半导体二极管、三极管,MOS场效应管的开关特性；重点讨论 CMOS门电路和 TTL门电路的工作原理、逻辑功能，
以及作为电子器件的电器特性。
§ 3.1 概述门电路,是用以实现基本逻辑运算和复合逻辑运算的单元电路。
门电路的主要类型,与门、或门、非门、与非门、
或非门、异或门等。
门电路的输出状态与赋值对应关系：
正逻辑,高电平对应,1” ；低电 平 对应,0” 。
混合逻辑,输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。
一般采用正逻辑负逻辑,高电 平 对应,0” ；低电 平 对应,1” 。
1
00V
Vcc
在数字电路中，对电压值为多少并不重要，只要能判断高低电平即可。
S开 ---vo输出高电平，对应,1”。
S合 ---vo输出低电平，对应,0”。
V
V
vo
S
Vcc
R
vI
（ a）单开关电路图 3.1.1 用来获得高、
低电平的基本开关电路如何获得高电平或者低电平呢？
电子开关
（二极管、
三极管）
数字电路的发展
◆ 数字集成电路,在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。
数字集成电路具有体积小、可靠性高、速度快、
而且价格便宜的 特点 。
电子管 半导体分立器件 数字集成电路数字电路的发展集成度规格 三极管数 /片 典型应用小规模 100以下 门电路中规模 100~几千个 计数器大规模 104~105 各种专用芯片超大规模 105~106 存储器甚大规模 106以上 可编程逻辑器件数字集成电路按集成度分为,SSI,MSI,LSI,VSI、
USI等五类。
集成度是指每一芯片所包含的三极管的个数。
数字集成电路按制造工艺分为,双极型、
单极型和混合型 IC。
双极型 IC,直到 20世纪 80年代初一直是主流 IC。
缺点：功耗大。
CMOS IC,出现于 20世纪 60年代后期，当前的主流 IC。
优点：功耗极低。
反向截止：
正向导通,开关接通开关断开
§ 3.2 半导体二极管门电路图 3.2.1 二极管开关电路半导体 二极管相当于一个受外加电压极性控制的开关。
图 3.2.2 二极管的伏安特性
3.2.1 半导体二极管的开关特性图 3.2.3 二极管伏安特性的几种近似方法正向导通压降和正向电阻不能忽略 仅忽略正向电阻正向导通压降和正向电阻都忽略
√
图 3.2.4 二极管的动态电流波形半导体 二极管的动态工作情况,
(1)二极管外加电压由反向变正向时，正向导通电流的建立稍微滞后一点；
(2)二极管外加电压由正向变反向时，产生较大的瞬态反向电流，并持续一定的时间；
反向恢复时间 tre,
反向电流从峰值衰减到峰值的十分之一所经过的时间二极管产生反向恢复过程的原因是,电荷存储效应。
tre在纳秒数量级
YD1
D2
A
B
+5V A B Y
0V 0V 0.7V
0V 3V 0.7V
3V 0V 0.7V
3V 3V 3.7V
输入变量输出变量
( uDF=0.7V )
0 0 0
0 1 0
1 0 0
1 1 1
&A
B Y
3.2.2 二极管与门
0V
3V
A B Y
0V 0V 0V
0V 3V 2.3V
3V 0V 2.3V
3V 3V 2.3V
0 0 0
0 1 1
1 0 1
1 1 1
A
B Y
3.2.3 二极管或门
YD1
D2
A
B
R0V
3V
( uDF=0.7V )
1,MOS场效应管的类型及特性
N沟道增强型 MOS管
P沟道增强型 MOS管
N沟道 耗尽 型 MOS管
P沟道 耗尽 型 MOS管增强型,
耗尽型,
√
3.3.1 MOS管的开关特性
§ 3.3 CMOS门电路
CMOS集成电路中，以金属 -氧化物 -半导体场效应晶体管（ MOS场效应管 ）作为开关器件。
图 3.3.1 N沟道增强型 MOS管的结构和符号
G:栅极 D:漏极 S:源极图 3.3.2 N沟导 MOS管共源接法及其输出特性曲线
(a)共源接法 (b)输出特性曲线可变电阻区恒流区截止区图 3.3.3 NMOS管的转移特性曲线可以通过改变
vGS控制 iD的大小图 3.3.4 NMOS管的基本开关电路
UGS > UT > 0
(开启电压）
D S导通（几百欧）
UGS < UT D S断开图 3.3.5 MOS管的开关等效电路
(a)截止状态 (b)导通状态
UGS越大,RON越小。
图 3.3.6 P沟道增强型 MOS管图 3.3.7 P沟道增强型 MOS管的漏极特性图 3.3.8 用 P沟道增强型 MOS管接成的开关电路
2,MOSFET的 开关作用
MOSFET D,S极 之间的 开关状态受 UGS 的控制,
增强型：
N沟道
P沟道
UGS > UT > 0
(开启电压）
UGS < UT D S
断开
D S导通（几百欧）
UGS <UT < 0
(开启电压）
UGS > UT
D S导通（几百欧）
D S
断开
+UDD
RD
D
SG
+UDD
S
D
G
3.3.2 CMOS反相器的电路结构和工作原理
CMOS电路
Complementary -Symmetry MOS
互补对称式 MOS
T1(负载管）
T2 (驱动管）
PMOS管
NMOS管
T1,ON
T2,OFF
OFF
ON
同一电平,
+UDD
S
DA
D
S
G F
一、电路 结构：
―0‖
(0V)
UGS< UT <0
导通
+UDD
S
DA F
D
S
G
T1
T2
PMOS
NMOS
UGS< UT
截止
―1‖
(+UDD)
① UA=0V
2) 工作原理,设 UT =2V
―0‖
(0V)
UGS> UT
截止
+UDD
S
DA
D
S
G
T1
T2
PMOS
NMOS
UGS> UT >0
导通
―1‖
(+UDD) F
② UA= UDD
0V
UDD
真 值 表：
A F T2 T1
F
+UDD
S
DA
D
S
G
T1
T2 1 导通 截止0
0 截止 导通1
1A
F
逻辑式,F= A
UDD
0V
3） CMOS反相器的工作图解分析 （考虑两种极限情况）
iD
vO0
vGSN=VDD
vSGP=0
驱动管的特性曲线负载特性曲线工作点
VI=VDD时,
VI=0 时,iD
vO0
vSGP=VDD
vGSN=0
负载特性曲线工作点驱动管的特性曲线可见，两种极限情况下 CMOS反相器的静态功耗几乎为零。
优点
+UDD
S
DV
I D
S
TP
TN
VO
VSGP
VGSN
+
+
-
- i
D
图 3.3.12 CMOS反相器的电压传输特性二、电压传输特性和电流传输特性当 vI<VTN时,(AB段 )
T1=on,T2=off =>vo=VDD;
当 vTN<vI<VDD-vTN时 (BC段 )
T1=on,T2=on =>vo↓;
当 vI>VDD-VTN时,(CD段 )
T1=off,T2=on =>vo=0; +V
DD
S
DV
I D
S
T1
T2 vO
图 3.3.12 CMOS反相器的电压传输特性
DDTH VV 21?
转折区的变化率很大，更接近于理想的开关特性。
CMOS反相器的输入端噪声容限较大。
二、电压传输特性和电流传输特性图 3.3.13 CMOS反相器的电流传输特性
+VDD
S
Dv
I D
S
G
T1
T2
电流传输特性 ——漏极电流随输入电压而变化的曲线,
iD
三、输入端噪声容限高电平噪声容限 VNH为：
VNH= VOH（ min） -VIH（ min）
在保证输出高、
低电平不超过允许限度的条件下，输入电平的允许波动范围称为 输入噪声容限 。
低电平噪声容限 VNL为：
VNL= VIL（ max） -VOL（ max）
图 3.3.14 输入端噪声容限示意图图 3.3.15 CMOS反相器输入噪声容限与 VDD的关系
(a)不同 VDD下的电压传输特性 (b)噪声容限随 VDD的变化曲线
VDD越高，噪声容限越大。
VNH= VNL= 30% VDD
3.3.3 CMOS反相器的静态输入特性和输出特性一、输入特性指从反相器输入端看进去的输入电压与输入电流的关系。
由于 CMOS反向器的栅极和衬底之间有 SiO2绝缘层,所以 CMOS反向器正常工作时，有 iI=iG=0
成立。
但绝缘层非常薄，极易击穿,所以，制作
CMOS器件时,集成了,输入保护电路,,以保护绝缘层不被击穿。
★ 为了正确地处理门电路与门电路，以及门电路与其它电路之间的连接问题，必须了解门电路输入端和输出端的 伏安特性,即输入特性和输出特性。
图 3.3.16 CMOS反相器的输入保护电路
（ a） CC4000系列的 输入保护电路（ b） 74HC系列的 输入保护电路输入保护措施是有限度的,使用时还必须注意器件的 正确使用方法。
D1,D2是保护二极管，正向压降 0.7v，反向击穿电压 30v。
D1是 P型扩散区和 N型衬底间自然形成的分布式二极管结构，
用一条虚线和两个二极管表示。
C1,C2是 TP,TN管栅极等效电容。 Rs是限流电阻，阻值
1.5~2.5KΩ。
D1
D2
图 3.3.17 CMOS反相器的输入特性
（ a）图 3.3.16 (a)电路的 输入特性（ b）图 3.3.16(b)电路的 输入特性
☆ 当输入 0 < VI ≦ VDD,输入电流 i I = 0,在正常工作范围内，保护二极管不起作用。
☆ 当输入 VI>VDD+VD时,保护二极管 D1导通，输入电流 i I 迅速增加，同时将 TP,TN管栅极电压钳位于 VDD+VD。保证加在 C2上的电压，不超过其耐压极限。
☆ 当输入 VI<－ VD时：保护二极管 D1导通,|i I|随 |VI|增加而增大。其变化斜率由 R决定。
图 3.3.18 vO= VOL时
CMOS反相器的工作状态二、输出特性图 3.3.19 CMOS反相器的低电平输出特性
1、低电平输出特性指从反相器输出端看进去的输出电压与输出电流的关系。
由于 UGS越大,TN管的导通电阻 RON就越小，
所以 相同的 IOL下,VDD越高,VOL越低。
IOL由负载电路流入 门电路。
灌电流负载图 3.3.20 vO= VOH时
CMOS反相器的工作状态图 3.3.21 CMOS反相器的高电平输出特性
2、高电平输出特性
IOH从门电路的输出端 流出 。
相同的 IOH下,VDD越高,RON越小,VOH越高 。
拉电流负载
3.3.4 CMOS反相器的动态特性图 3.3.22 CMOS反相器传输延迟时间的定义一、传输延迟时间 tPHL,tPLH
CMOS电路的 tPLH= tPHL。
平均传输时间
（ Propagation delay)
tpd= tPHL + tPLH
2
指输出电压变化落后于输入电压变化的时间。
二、交流噪声容限三、动态功耗
PC = CLf (VDD)2
负载电容消耗的功耗 PC
MOS管的瞬时导通功耗 PT
图 3.3.24 CMOS反相器对负载电容的充、放电电流波形
f为输入信号的重复频率
CL放电
CL充电图 3.3.25 CMOS反相器的瞬时导通电流
PT = CPDf (VDD)2 其中,CPD称为功耗电容（ 20pF）。
2)(
DDPDL
TCD
fVCC
PPP
图 3.3.26 CMOS反相器的静态漏电流
（ a） vI= 0 （ b） vI=VDD
SDT O T PPP
全部功耗,PS为静态功耗
DDDDS VIP?
3.3.5 其他类型的 CMOS门电路
&A
B YBA?Y =
+VDD
A
Y
T2
T1
B
T3
T4
S S
S
S
G
G
工作原理,
0 0 √?√? 1
0 1 √√ 1
1 0?√√? 1
1 1?√?√ 0
A B T1 T2 T3 T4 Y
1,CMOS与非门电路一、其他逻辑功能的 CMOS门电路
2,CMOS或非门电路
A B T1 T2 T3 T4 Y
A
B YBA?Y =
+VDD
Y
A
T2
T1
B
T3T4
G
G
S
S
S
工作原理,结构,
0 0 √ √× × 1
0 1 √× × √ 0
1 0 × √ √× 0
1 1 × × √√ 0
3、带缓冲级的 CMOS门电路为了克服上述缺点，可在门电路的输入、输出端增设,缓冲器,。
CMOS与非 门电路的缺点,
1）输出电阻 RO的大小，受输入端状态的影响；
2）输出电平 VOL,VOH，受输入端数目的影响。
缓冲器可由 CMOS反相器 组成。
增加缓冲器后，电路的逻辑功能将改变：
&
1
1
1A
B Y
1
1
1A
B Y
≥1
Y=A+B Y=A·B=A·B =A+B
二,漏极开路输出门电路（ OD门）
漏极开路输出 ——为了满足 输出电平变换,吸收大负载电流 及实现 线与 连接等需要。 在漏极开路输出级中都没有 PMOS负载管。
在 CMOS集成电路中有三种输出结构：互补输出、
三态输出和漏极开路输出。
―线与,：输出端并联使用实现“与逻辑”。
二,漏极开路输出门电路（ OD门）
图 3.3.31 漏极开路输出的与非门
&A
B Y
（ a）电路结构 （ b）逻辑符号
TN
漏极开路输出门电路的输出端必须 外接负载电阻 才可以工作。
1、输出电平变换
2、线与
CDAB
CDABFFF 21
线与逻辑用一级门电路实现了两级门电路（与或非）的逻辑功能。
只要满足 TN的 ROFF>>RL>>RON,VOH=VDD2,VOL=0。
Y=Y1?Y2?Y3任 0 则 0
全 1 则 1
RL（ 外接 ）
V‘DD
输出级
YY
1
Y2
Y3
A1
B1
C1
A2
B2
C2
A3
B3
C3
&
&
&
V’DD
RL
YY
1
Y3
Y2
3、外接电阻阻值的计算
IHOHL mInII
OHLLDD VRIV
(a)外接电阻最大值
IOH
IOH IIH
&
…
…
VDD
&
VIL
&
VIL
1‘
&
RL
1
IL
n
m
为保证输出高电平不低于规定的数值,RL不能太大。
（ a） RL最 大值的计算
)/()( IHOHOHDDL mInIVVR
IOH:与非门截止时的漏电流。
(b)外接电阻最小值电阻的最小值受与非门低电平输出电流的限制。要保证流入与非门的电流不超过负载电流的允许值。最坏情况：只有一个与非门输出低电平。
IOL IIL
&
…
…
VDD
&
VIH
&
VIL
0‘
&
RL
1
IL
m’
（ b） RL最 小值的计算
ILLOLDD
ILLLO
ImRVV
ImII
'/)(
'
( m a x )OLOL II?
)'/()( ( m a x ) ILOLOLDDL ImIVVR
三,CMOS传输门
1、电路结构：
逻辑符号vi /vo vo /vi
C
TG
C
如左图所示,COMS传输门由一个 P沟道 MOSFET
和一个 N沟道 MOSFET并联而成。
其中,C和 是一对互补的控制信号。
C
传输门 (TG—TransmissionGate）也是构成各种逻辑电路的一种基本单元电路。
vi /vo vo /vi
T2
T1
VDD
C
C
2、工作原理：
C TG
1 0 导通
0 1 截止
(2)C=1,=0:
(1)C=0,= 1(VDD)：C
设 0≤vi ≤VDD:
vi /vo vo /vi
T2
T1
VDD
C
C
T1 T2都截止,输入输出之间呈高阻态,传输门截止 ；
0<vi < VDD- VGS(th)N时,T1导通。
因此,Vi在 0和 VDD 之间变化时 T1和 T2至少有一个是导通的,输入输出之间呈低阻态,传输门导通。
VGS(th)P <vi < VDD时,T2导通。
3,CMOS传输门的作用：
（ 1）实现逻辑运算；
（ 2）作为模拟开关，用来传输连续变化的模拟信号；
图 3.3.38 CMOS双向模拟开关的电路结构和符号
CMOS三态门电路结构之一三态输出,高电平、低电平,高阻态 。
输出缓冲器三态控制端
EN=0
T1‘,T2‘导通；
AY?
EN=1
T1‘,T2‘截止；
四,三态输出的 CMOS门电路（ TS门）
输出为高阻态低电平 为工作状态三态门电路应用 1
作为电路与 总线（ BUS)间的 接口电路总线
E1
E2
E3
用总线 分时 传送若干门电路的输出信号
G1门工作
G2 门工作
G3 门工作
&A1
B1
E1
&A2
B2
E2
&A3
B3
E3
G1
G2
G3
三态门应用 2-实现数据的双向传输
01
3.3.6 CMOS电路的正确使用
(1)输入电路的静电保护
①在存贮和运输 CMOS器件时不要使用易产生静电高压的化工材料和化纤织物包装，最好采用金属屏蔽层作包装材料；
②组装、调试时，应使电烙铁和其他工具、仪表、工作台面等良好接地。必要时带防静电手套；
③不同的输入端不应悬空。应根据逻辑要求或接电源 VDD(与非门 )，或接地 (或非门 ),或与其它输入端连接。
(2)输入电路的过流保护
①输入端接低内阻信号源时，应在输入端与信号源之间串进保护电阻；
②输入端接有大电容时，应在输入端与电容之间接入保护电阻；
图 3.3.43 输入端接大电容时的防护 图 3.3.44 输入端接长线时的防护
③ 输入端接长线时,应在门电路的输入端 接入保护电阻 。 因长线上不可避免地伴有分布电容,分布电感,信号突变时可能产生正,负振荡的脉冲 。 根据经验,RP=VDD/1mA,且当长度大于 10米后,每增加 10米,RP的值应增加 1KΩ。
(3)防止锁定效应
① 在输入端和输出端设置钳位电路；
② 在 VDD可能出现高压时,加电源去耦电路；
③ 多电源供电时,应先接通 CMOS电源,或最后关闭
CMOS电路电源 。
3.3.7 CMOS数字集成电路的各种系列
CMOS门电路的系列产品：
CC4000/4000B系列（ 基本的 CMOS)
54/74HC系列（ 高速 CMOS）
54/74HCT系列（ 与 TTL兼容的高速 CMOS）
54/74AHC系列（ 改进的高速 CMOS ）
74LVC系列（ 低压 CMOS）
74ALVC系列（ 改进的低压 CMOS）
54/74AHCT系列（ 与 TTL兼容的改进高速 CMOS ）
TI公司产品
54系列
74系列
（工作环境温度,-55~+125℃ )
（工作环境温度,-40~+85℃ )
２、是电压控制元件,静态功耗小 。
3、允许电源电压范围 宽 （ 3?18V）。
4,扇出系数 大,抗噪声容限 大 。
优点
１、工艺简单，集成度 高 。
CMOS集成 电路是目前的主流器件：
§ 3.5 TTL门电路
◆ TTL门电路：输入和输出端结构都采用了半导体晶体管，称之为,
Transistor—Transistor Logic。
3.5.1 双极型三极管的开关特性
1,BJT的开关作用工作状态 截 止 放 大 饱 和条 件 iB≈0 0<iB<ICS / iB> ICS /
工作特点偏置情况 发射结和集电结均为 反 偏发射结 正 偏集电结 反 偏发射结和集电结均为 正 偏集电极电流
iC ≈0 iC ≈ iB iC=ICS
管压降 VCEO ≈VCC VCE =VCC-
iCRC
VCES
≈0.2~0.3v
c,e间等效内阻相当于开关 断开（很大）
可 变 相当于开关 闭合（很小）
NPN型 BJT工作状态和特点图 3.5.3 双极型三极管的基本开关电路图 3.5.5 双极型三极管的开关等效电路
(a)截止状态
(b)饱和导通状态截止时,vo=VOH≈VCC;
饱和时,vo=VOL≈0V;
B
ONI
B R
Vvi
CBCCCCCCCEo RiVRiVvv
五、双极型三极管的动态开关特性图 3.5.6 双极型三极管的动态开关特性三极管截止 饱和导通六,三极管反相器
RC D
R1A
Y
+VCC +3V
A Y
3V 0.3V
0V 3.7V
钳位二极管
1 0
0 1
1A Y
1)为了保证在输入低电平时三极管可靠截止，
常在基极接入 R2和负电源 VEE。
-VEE
R2
2)为了保证在输入高电平时三极管工作在深度饱和状态，以使输出电平接近零，电路的参数必须合适，
以保证 IB > IBS （饱和基极电流）。
0V
5V
A Y
+5V
3.3K?
1K?
10K?
-8V
=20TR
1
R2
RC
例 3.5.1电路及参数如图所示，试计算输入高、低电平时对应的输出电平，
并说明电路参数的设计是否合理。
VCE(sat)=0.1V
1)当 vI=VIL=0V时,
解：
1
21
RRR Vvvv EEII
B?
3.33.13 8 Vvv II
KKRR RRR
B
5.23.13 103.3
21
21
VVv B 23.33.1380
三极管可靠截止
iC= 0,vO=VCC=5V
2)当 vI=VIH=5V时,Vv B 8.13.3
3.13
855
由戴维南等效电路图 2.3.4可得出：
mAAR Vvi
B
BE
B
B
44.0105.2 7.08.1
3
mAARVVI
C
s a tCE
CC
BS
25.010120 1.05
3
)(?
BSB Ii
三极管工作在深度饱和状态。
由 1） 2）分析可知，电路参数的设计合理。
vO =VCE(sat)≈0V
A Y
+5V
3.3K?
1K?
10K?
-8V
=20TR
1
R2
RC
3.5.2 TTL反相器的电路结构和工作原理
+5V
Y
R4R2R1
4k
T2
R3
T4T
1
T5
b1 c
1
1k?
1.6 k? 130
A
D1
D2
1A Y
1 1 1
1 1 1
1 2 3 4 5 6 7
14 13 12 11 10 9 8
+5V
0V
一、电路结构与 工作原理
+5V
Y
R4R2R1
4k
T2
R3
T4T
1
T5
b1 c
1
1k?
1.6 k? 130?
A
D1
D2
输入级 倒相级 输出级
0.2V
3.4V
1、当输入 A为低电平 VIL=0.2V时：
0.9V
0.2V
T1导通,T2截止,T5截止,Vc2为高电平，从而 T4导通，
输出为 高电平 VOH。 VOH=5 –VD2-VBE4 -VR2?3.4V
(vO)
(vI)
+5V
Y
R4R2R1
4k
T2
R3
T4T
1
T5
b1 c
1
1k?
1.6 k? 130?
A
D1
D2
输入级 倒相级 输出级
0.2V
3.4V
2、当输入 A为高电平 VIH=3.4V时：
电位箝在 2.1V 4.1V
3.4V1.4V
T1导通,T2导通,T5导通,T4截止；
输出为低电平 VOL。
1.0V
T1:发射结反偏，集电结正偏，处于倒置放大状态?C,E作用颠倒。
√
√
(vO)
(vI)
AY?逻辑功能：
+5V
Y
R4R2R1
4k
T2
R3
T4T
1
T5
b1 c
1
1k?
1.6 k? 130?
A
D1
D2
输入级 倒相级 输出级
0.2V
3.4V
输出级,推拉式电路，有效地降低了输出级的静态功耗并提高了驱动负载的能力；
D1：嵌位二极管，抑制输入端可能出现的负极性干扰脉冲，防止输入电压为负时 T1的发射极电流过大 ;
D2：确保 T5饱和导通时 T4可靠截止。
图 3.5.10 TTL反相器的电压传输特性二、电压传输特性
1A Y
0V
5V 3.0
2.0
1.0
0.5 1.0 1.5 VI/V
VO/V
0
A
C
D E
B
当输入 VI<0.6V时,T5截止 T4导通，输出 VO为高电平 ;当输入 1.3V>VI>0.6V时,T5截止 T4导通，但 T2导通放大，输出 VO线性下降 ;
当输入为 1.4V左右时,T5,T2导通，但 T4截止，输出
VO急剧下降为低电平。
当输入继续升高,T5,2导通,4截止，输出 VO为低电平不再变化。
即输出电压随输入电压的变化曲线。
截止区线性区转折区饱和区
VTH
VTH为阈值电压或门槛电压。
uo(V)
ui(V)1 2 3
UOH
―1‖
TTL反相器理想的电压传输特性
VTH=1.4V
三、输入端噪声容限
74系列门电路的标准参数为：
VOH（ min） =2.4V,
VOL（ max） =0.4V,
VIH（ min） =2V,
VIL（ max） =0.8V
故 VNH=0.4V
高电平噪声容限 VNH为：
VNH= VOH（ min） -VIH（ min）
低电平噪声容限 VNL为：
VNL= VIL（ max） -VOL（ max）
故 VNL=0.4V
3.5.3 TTL反相器的静态输入特性和输出特性图 3.5.11 TTL反相器的 输入端 等效电路图 3.5.12 TTL反相器的 输入特性
1、输入电压为 VIL时，相应的 低电平输入电流 IIL约为 1mA，方向为流出。
2、输入电压为 VIH时，相应 高电平输入电流 IIH约为 40?A，方向为流进。
高电平低电平一、输入特性二、输出特性 —高电平输出特性图 3.5.13 TTL反相器高电平输出等效电路图 3.5.14 TTL反相器高电平输出特性
VOH(MIN)
输出高电平时，负载电流的方向为流出。 iL较小时,iL对 VOH
的影响很小,iL较大时,VOH随 iL绝对值的增加成线性下降。
由于受功耗的限制，实际工作中输出电流 IOH不超过 0.4mA。
IOH≤0.4mA
拉电流二、输出特性 —低电平输出特性图 3.5.15 TTL反相器低电平输出等效电路图 3.5.16 TTL反相器低电平输出特性说明：输出低电平时，负载电流的方向为流进。由于 T5饱和导通时 c-e间的内阻很小，所以负载电流增加时 VOL尽稍有升高,VOL与 iL在较大范围里成线性。
0.4
IOL≤16mA
灌电流输入输出特性总结
1、无论是输入还是输出，电流和电压是相互影响的，其关系由特性曲线确定。
2、在实际工作中，当电流变化时会影响电压的值，当电压的变化超出 0和 1的逻辑定义时，它就是无效的！
应用举例：例 3.5.2 G1可以驱动多少个 TTL门？其中 V
OH?3.2V,VOL?0.2V
0
iL
iI
iI=1mA
iL<=16mA
iL=N?iI
N?iI<=16mA
N<=16
1
VOH
iL<=7.5mA
iL<=0.4mA
iL
iI
iI=40?A=iI N
iI?N<=0.4m
N< 10
N<=10
扇出系数扇出系数,与非门电路输出能驱动同类门的个数。
三、输入端负载特性
1A Y1 1B Y2R
1B Y2
Rp
问题,这时，输入 B是,1‖还是,0‖？
1B Y2Rp
Rp
R1+RpVi= (Vcc-0.7v)
Rp Vi
Rp <1.45k?相当于输入低电平；
i
图 3.5.18 TTL反相器 输入端经电阻接地 时的等效电路
Rp >1.45k?相当于输入高电平。 图 3.5.19 TTL反相器 输入端负载特性
1.4v
悬空引脚等效为输入高电平 1
Vi =1.4V时,T2、
T5饱和导通
1.45k?
例 3.5.3 在图 3.5.20电路中，为保证 G1门输出的高、
低电平能正常的传送到 G2门的输入端，要求 vO1=VOH
时 vI2≥VIH(min),vO1=VOL时 vI2≤VIL(max)，试计算 RP的最大允许值。已知 G1和 G2均为 74系列的反相器，
VCC=5V,VOH=3.4V,VOL=0.2V,VIH(min) =2.0V,VIL(max)
=0.8V。
解：
1）计算 vO1=VOH,vI2≥VIH(min)时 RP的允许值：
图 3.5.20
VOH -IIH RP ≥VIH(min)
IH
I H ( m i n )OH
P I
VVR
由图 3.5.12得 IIH=0.04mA
K Ω35100,0 4 2,04.3R
3-
P
IIH
VOH VIH(min)
2）计算 vO1=VOL,vI2≤VIL(max)时 RP的允许值：
OL)I L (P
)I L (BECC VVR
R
-V-vV
m a x
1
m a x1
G2门输入端等效电路
1
m a x1
m a x R
-V-vV
VVR
)I L (BECC
OL)I L (
P
VOL
IIL
IIL
OLVVRI I L ( m a x )PIL
0,6 9 k ΩR P?
VOL VIL(max)
√
3.5.4 TTL反相器的 动态特性
t
ui
o
t
uo
o
50%
50%
tPHL tPLH
导通传输时间截止传输时间波形边沿变坏有延迟变化
uo
平均传输时间
（ Propagation delay)
tpd= tPHL + tPLH
2
典型值,3? 10 ns
一、传输延迟时间二、交流噪声容限由于 TTL电路中存在三极管的开关时间和分布电容的充放电过程，因而输入信号状态变化时必须有足够的变化幅度和作用时间才能使输出状态改变。 当输入信号为 窄脉冲,而且脉冲宽度接近于门电路传输延迟时间的情况下，为使输出状态改变所 需要的脉冲幅度将远大于信号为直流（宽脉冲）时所需要的信号变化幅度 。因此，门电路对这类窄脉冲的噪声容限 ——交流噪声容限 高于前面讲过的直流噪声容限。
绝大多数 TTL门电路的传输延迟时间都在 50ns以内，所以当 输入脉冲的宽度达到微秒数量级 时，在信号作用时间内电路已达到稳态，应将输入信号按直流信号 处理。
（ a）正脉冲噪声容限
（ b）负脉冲噪声容限图中 tw表示输入脉冲宽度，
VNA表示输入脉冲幅度。
在图（ a）中将输出高电平降至 2.0V时对应的（某一宽度的）输入正脉冲幅度定义为 正脉冲噪声容限 。
在图（ b）中将输出低电平升至 0.8V时 对应的 （某一宽度的）输入负脉冲幅度定义为 负脉冲噪声容限 。
注意：交流噪声容限实际上也反映了门电路对输入信号的脉宽和幅度的要求。图 3.5.22TTL反相器的交流噪声容限正脉冲使反相器的输出高电平下降；
负脉冲使反相器的输出低电平升高。
三、电源的动态尖峰电流通过计算可以证明,TTL门电路在稳态状态下，
输出电平不同时,它从电源所取的电流也不一样。
由图 3.5.23(a)可见,若 输入为高电平,则 T1,T2和
T5导通,T4截止，输出低电平，电源电流 ICCL等于
iB1和 iC2之和。
mAvvii CB
CB
4.3106.1 8.05104 1.25RVRVI
33
2
2CC
1
1CC
21CCL
由图 3.5.23(b)可见,若 输入低电平 (0.2V),则 T1和
T4导通,T2和 T5截止，输出高电平，电源电流 ICCH
等于 iB1。如果 T1发射结的导通电压为 0.7V，则
vB1=0.9V,于是得到：
mA1104 905R vViI 3
1
B1CC
B1CCH
图 3.5.23 TTL反相器电源电流的计算
（ a） vO＝ VOL 的情况 （ b） vO＝ VOH的情况动态情况下，特别是在输出电压由 低电平突变为高电平 的过程中，由于 T5原来在深度饱和状态，所以
T4的导通必然先于 T5的截止，这样就出现了短时间内
T4和 T5同时导通的状态，有很大的瞬时电流流经 T4和
T5，使电源电流出现 尖峰脉冲 。
电源电流的最大瞬时值,ICCM=iC4+ iB4+ iB1=34.7mA
电源尖峰电流带来的影响主要表现在两个方面,
① 使电源的平均电流增加,
且信号频率越高、门电路的传输延迟时间 tPLH越长，
电流平均值增加越多。
② 多个门电路同时转换状态时，尖峰电流将增大，形成系统内部噪声。
例 3.5.4 若 74系列 TTL反相器的电路参数如图 3.5.9所给出，并知 tPHL=15ns,试计算在 f=5MHz的矩形波输入电压信号作用下电源电流的平均值。输入电压信号的占空比（高电平持续时间与周期之比）为 50%。
)(21)(21 CCLCCMP L HCCLCCHC C A V IItfIII
考虑电 源动态尖峰电流的影响之后，电源电流的平均值为：
解：
mA
mA
I C C A V
37.3
)17.12.2(
)4.37.34(10155
2
1
)4.31(
2
1 9
3.5.5 其它类型的 TTL门电路图 3.5.27 TTL与非门电路多发射极三极管一、其它逻辑功能的门电路图 3.2.29 TTL或非门电路图 3.5.30 TTL与 或非门图 3.5.31 TTL异 或门二、集电极开路的门电路（ OC门 ）
1,问题的提出
&A
B
E
F&C
D
G
能否,线与,？
（ Open Collector)
推拉式输出电路结构 的 TTL与非门的 输出电阻很低。
i 功耗可能使门电路损坏i
UOL
不允许直接“线与”
&A
B
E
F&C
D
G 与非门
“关门”
与非门
“开门
”
+5V
R4R2
T3 T
4
T5
100?750?
3K? R3
UOH
+5V
R4R2
T3 T
4
T5
100?750?
3K? R3
UOL
2,集电极开路与非门电路结构
+5V
Y
R4R2R1 3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
去掉标准 TTL与非门
Y = ABC
&
符号,集电极悬空
RL
（外接）
V‘CC
Y
T5
+5V
R2
R1
3k
T2
R3
T1
b1 c
1A
B
C
&
工作时输出端需外接上拉负载电阻 RL和电源 。
2,集电极开路与非门电路结构只要 RL和电源电压的数值选择得当，就能够既保证输出的高、
低电平符合要求，输出端三极管的负载电流又不过大。
3,OC门外接负载电阻 RL的计算
―1‖
RL
VIL
VIL
IOH
IOH
IIH
IIH
IL
n个 OC门 m个 TTL与非门的输入端驱动拉电流负载
IOH:每个 OC
门输出三极管 T5截止时的漏电流
IIH:负载门每个输入端的高电平输入电流
&
&
……
VCC
&
&
为保证输出高电平不低于规定的 VOH值,RL不宜选得过大。由以上分析列出 RL最大值的公式：
IHOH
OHCC
L
mInI
VVR
( m i n )
( m a x )
…(1)
)( IHOHLCCLLCCOH mInIRVIRVV
( m i n ))( OHIHOHLCC VmInIRV
IHOH
OHCC
L mInI
VVR
( m i n )
―0‖V
IH
VIL
IIL
IIL
IL
n个 OC门 m‘个 TTL与非门的数目驱动灌电流负载
IOL:OC门低电平输出电流
IIL:每个负载门的低电平输入电流
IOL &
&
……
VCC
&
&
RL
在最坏情况下，只有一个 OC门导通，流过 RL的电流和负载电流全部灌入该导通的 OC门中，所以 RL的值不可太小，以确保灌入导通 OC门的电流不超过最大允许的负载电流 ILM。由以上分析可列出 RL最小值的公式：
ILLM
OLCC
t o t a lILLM
OLCC
L ImI
VV
II
VVR
')(
( m i n )?
…(2)
所以,RL(min)< RL< RL(max)
)( t o t a lIL
L
OLCC
OL IR
VVI
LMt o t a lIL
L
OLCC II
R
VV
)(
根据要求：
IHOH
OHCC
L
mInI
VVR
( m i n )
( m a x )
ILLM
OLCC
t o t a lILLM
OLCC
L ImI
VV
II
VVR
')(
( m i n )?
3,OC门外接负载电阻 RL的计算说明,负载门为 TTL与非门电路的与输入端并联时,m‘指负载门的个数。
例 3.5.5 试为图 3.5.37电路中的外接负载电阻 RL选定合适的阻值。已知 G1,G2为 OC门，输出管截止时的漏电流为 IOH=200?A,输出管导通时允许的最大负载电流
ILM=16mA。 G3,G4 和 G5均为 74系列与非门，它们的低电平输入电流 IIL=1mA，高电平输入电流 IIH=40?A。给定
VCC‘=5V，要求 OC门输出的高电平 VOH≥3.0V,低电平
VOL≤0.4V 。
图 3.5.37
解：
IHOH
OHCC
L mInI
VVR
( m i n )
( m a x )
KK 63.204.092.02 35
KK
ImI
VV
R
ILLM
OLCC
L
35.0
1316
4.05
'
( m i n )
三,三态输出门电路（ TS门 ）
(Three State)
三种输出状态高电平低电平高阻状态（禁止状态）
三态输出门 是在普通门电路的基础上 附加控制电路 而构成。
1,三态与非门电路结构控制端 D
E E1
(使能端,Enable）
A
B
输入端
+5V
F
R4R2R1
T2
R5
R3
T3
T4T1
T5
2,工作原理
F
―1‖
3.4V
截止
―0‖
0.3V
与非工作状态
（ 1） E=―0‖
+5V
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E E1
ABF0E 时：?
F
―0‖
0.3V―1‖3.4V
截止导通 截止
（ 2） E=―1‖
高阻状态
（禁止状态）
+5V
R4R2R1
T2
R5
R3
T3
T4T1
T5
A
B
D
E E1
E=―1‖时,F=Z
(高阻状态 )
1V
符号：
功能表：
0 ABF?
（ 工作状态 ）
输出E
接 低电平 时为工作状态
1 高阻状态
（禁止状态）
Y
A
B
EN EN
&
若去掉使能端的非门：
+5V
F
R4R2
R1
T
2 R
5
R3
T3
T4T
1
T5
控制端
(使能端,Enable
）
A
B
输入端
D
E
E=0,F=Z (高阻状态 )
ABFE 时：1?
Y
A
B
EN EN
&
3.5.6 TTL数字集成电路的各种系列前面介绍的 TTL电路是一个典型的电路,它基本上是国产 CT1000(相当于国际 74)系列产品。 TTL电路的一个重要性能指标就是 速度 -功耗积,即对于一个高质量的门电路,既要求工作速度高，又要求其功耗小。 为了实现这一目标 TTL电路的设计者一直在不断努力，对原有电路进行了多方面的改进，相继开发出了,CT2000（ 74H）,CT3000（ 74S）、
CT4000（ 74LS）。
一,74H系列
74H系列又称高速系列，和 74系列相比主要是减小了电路中各电阻值。 74H系列 与非 门 (74H00)的电路结构
1、改进之一：引入肖特基二极管 SBD
74H系列门电路的 平均传输延迟时间 比 74系列缩短了一半，但电路的 电源平均电流 约增加了一倍。即延迟 -功耗积未得到改善，已被淘汰。
二,74S系列
74S系列又称肖特基（ Schottky）系列。
通过对 74系列电路的动态分析发现，影响其工作速度的主要原因是电路中的三极管导通时工作在深度饱和状态。所以提高电路工作速度的最好办法是 避免三极管工作在深度饱和状态。 于是在该系列电路中引入了 抗饱和三极管 。
抗饱和三极管也就是在普通三极管的基极和集电极之间接一肖特基二极管（ Schottky Barrier Diode—SBD）
SBD—利用金属和半导体相接触在交界面形成势垒的二极管。
e
b
c
T
IB IB1
IB2
Tb
c
e
SBD
+
-
0.4v 代表符号
SBD起到抵抗 BJT过饱和 的作用，它使电路的开关时间大为缩短，从而 提高了 BJT电路的速度 。
采用肖特基二极管为什么能提高 TTL电路的速度？工作特点
（ 1）它和 PN结一样，同样具有 单向导电性 ；
（ 2）导通阈值电压较 低,如 Al-SiSBD的阈值电压约为 0.4~0.5V；
（ 3） 势垒二极管的导电机构是 多数载流子,因而电荷存储效应很小。
2、改进之二：引入了由 T6,RB和 RC组成的有源泻放电路 。
当 T2由截止变为导通的瞬间，由于 T6
的基极回路中串接了电阻 RB，所以 T5
的基极必然先于 T6
的基极导通，使 T2发射极的电流全部流入 T5的基极，
从而 加速了 T5的导通过程 。
而在稳态下，由于 T6的分流作用，减少了 T5的基极电流，也就 减轻了 T5的饱和程度,这又有利于加快 T5从导通变为截止的过程。
当 T2从导通变为截止后，因为 T6仍处于导通状态，为 T5的基极提供了一个瞬间的低阻泻放回路，使 T5得以迅速截止 。因此，有源泻放回路的存在缩短了门电路的传输延迟时间。
采用抗饱和电路带来缺点：输出低电平升高。
图 3.5.41 74S系列反相器的电压传输特性三,74LS系列（低功耗肖特基系列）
74S系列由于采用的电阻较小，其功耗仍偏大。
为了降低功耗,74LS系列 大幅度的提高了电路中的各个电阻。 同时，
将 R5原来接地的一端改接到输出端，以减小 T3
导通时 R5上的功耗。
74LS系列的功耗仅为 74S系列的五分之一,74H系列的十分之一。
为了缩短传输延迟时间、提高开关速度，在 74S系列的基础上再进行了一大改进,即将输入端的多发射极三极管改为 SBD，因为这种二极管无电荷存储效应。
此外，为进一步加速电路开关状态的转换过程，
又接入了 D3,D4这两个 SBD。
当输出由高电平跳变为低电平时,D4→T2的集电极
→ T5的基极为输出端的负载电容提供了一条放电回路，
既加快了负载电容的放电速度，又为 T5增加了基极电流，
加速了 T5的导通过程。同时 D3也通过 T2为 T4的基极提供了一个附加的低内阻放电通路，使 T4更快地截止。
由于采用了一系列的措施，虽然电阻阻值增大了很多，但传输延迟时间仍可达到 74系列的水平。 74LS
系列的延迟 -功耗积是上述四种 TTL电路中最小的，仅为 74系列的五分之一,74S系列的三分之一。
四,74AS和 74ALS系列 （结构与 74LS相似，电阻减小了）,74ALS（采用了较高的电阻值，改进了工艺，
延迟功耗积最小）
五,74F（ Fast TTL）系列在速度和功耗两方面都介于 74AS和 74ALS系列之间。
TTL门电路的系列分类国内产品
CT1000系列
CT2000系列
CT3000系列
CT4000系列
CT000系列
（高速）
（低功耗）
（低功耗、高速度）
（非标准型）
（标准 TTL ）
TTL门电路的系列分类
54/74系列 (基本 TTL）
54/74S系列 (肖特基 TTL）
54/74LS系列 (低功耗肖特基 TTL）
54/74ALS系列 (先进的低功耗肖特基 TTL）
54/74AS系列 (先进的肖特基 TTL）
54/74F系列 (高速 TTL）
对于每种 TTL 子系列，要在 开关时间短,功耗小 和 抗干扰性强 这三个要求之间作折衷选择。
3.8 TTL电路与 CMOS电路的接口考虑两个问题 （ 2）驱动器件的扇出系数问题。
（ 1）驱动器件与负载的电压兼容性问题；
驱动门 负载门
VOH(min) ≥VIH(min)
VOL(max) ≤VIL(max)
IOH(max) ≥nIIH(max)
IOL(max) ≥mIIL(max)
即要求：
图 3.8.1 驱动门与负载门的连接一、用 TTL电路驱动 CMOS电路
（ 1）用 TTL电路驱动 74HC和 74AHC系列 CMOS电路
VOH(min) <VIH(min)
VOL(max) <VIL(max)
IOH(max) >IIH(max)
IOL(max) >IIL(max)
√
√
√
×
图 3.8.3 用接入上拉电阻提高 TTL电路输出的高电平
)( IHOUDDOH nIIRVV
式中,IO为 TTL电路输出级
T5管截止时的漏电流。
IO和 IIH很小，只要 RU不大，
VOH≈VDD。
（ 2）用 TTL电路驱动 74HCT和 74AHCT系列 CMOS电路当负载的 VIH(min)超过驱动能够承受的电压时，应采用 OC结构的 TTL电路为驱动；或者 用带 电平偏移的门电路实现电平变换。
用带 电平偏移的门电路实现电平变换无需外加任何元、器件。
二、用 CMOS 电路驱动 TTL电路图 3.8.4 通过电流放大器驱动 TTL电路
VOH(min) <VIH(min)
VOL(max) <VIL(max)
IOH(max) >IIH(max)
IOL(max) >IIL(max)
√
√
√
√
可以直接驱动。
在大负载电流要求的情况下：
可以使用分立器件的电流放大器实现电流扩展三、门电路带其他负载时的接口电路
1,用门电路直接驱动显示器件：
关键在于确定限流电阻的大小。
四、抗干扰措施在实际设计过程中，注意以下几点：
1、多余输入端的处理
2、去耦合滤波器
（ 1）对公共电源的 处理：
+ -E r
C
C=10~100uF
（ 2）对系统中每一片集成芯片电源输入端的处理：
在电源端并接 0.1uF的电容器滤波。
3、接地和安装工艺三类地线保护地线,以安全为目的的地线，通常与金属机架、机壳相连。
工作地线,为设备中各个电路提供稳定的零基准电位的地线。（电源地、信号地等）
屏蔽地线,为了抑制噪声，电缆、变压器等的屏蔽层需接地。
注意,设备的三种地线最终要连接到一个公共点。
本章小结一、门电路 —构成数字电路的 基本单元。
二、要求掌握常用门电路的 逻辑符号 和 逻辑功能,
会使用 它们。
基本门电路,与,或、非门；
CMOS门电路,非门、与非门、或非门。
常用门电路：
( OD门,TS门 )
TTL门电路,与非门、非门、与或非门。
( OC门,TS门 )
三、数字集成电路的分类按工艺分 双极型（ TTL电路,ECL电路,I2L电路 ）
MOS型（ CMOS,NMOS,PMOS电路 )
BiCMOS型按输出结构分互补输出 /推拉式输出
OD输出 /OC输出三态输出第三章结 束习题：
正负逻辑问题例：二极管 与 门
（ 正逻辑 ）
A
B
+12V
R
0V
3V
0.3V
3.3VF
L L L 0 0 0 1 1 1 0 0 1 1 1 0
L H L 0 1 0 1 0 1 0 1 1 1 0 0
H L L 1 0 0 0 1 1 1 0 1 0 1 0
H H H 1 1 1 0 0 0 1 1 0 0 0 1
I:+ O:-A B F 正逻 辑 负逻 辑 混合逻 辑 混合逻 辑电平状态表 逻 辑 真 值 表
I:- O:+(A B F) (A B F)
L L L 0 0 0 1 1 1 0 0 1 1 1 0
L H L 0 1 0 1 0 1 0 1 1 1 0 0
H L L 1 0 0 0 1 1 1 0 1 0 1 0
H H H 1 1 1 0 0 0 1 1 0 0 0 1
I:+ O:-A B F 正逻 辑 负逻 辑 混合逻 辑 混合逻 辑电平状态表 逻 辑 真 值 表
I:- O:+(A B F) (A B F)
正逻 辑 负逻 辑 混合逻辑 混合逻辑
(I:+ O:-) (I:- O:+)
逻辑式,F=A?B F=A+B F=A?B F=A+B
逻辑关系,正 与门 负 或门 混合逻辑与非门混合逻辑或非门正负逻辑的等效变换：
正逻辑：
F=AB
负逻辑：
BAABF
ABF? BAABF
BAF BABAF
