数字电子技术基础制作人：吴亚联湘潭大学信息工程学院第八章 可编程逻辑器件
8,1 概述
*8.2 现场可编程逻辑阵列（ FPLA）
8,3 可编程阵列逻辑（ PAL）
8,4 通用阵列逻辑（ GAL）
8,5 可擦除的可编成逻辑器件（ EPLD）
8,6 复杂的可编程逻辑器件（ CPLD）
8,7 现场可编程门阵列（ FPGA）
8,8 在系统可编程通用数字开关（ ispGDS）
8.9 PLD的编程
PLD的学习重点：
各种 PLD在电路结构和性能上的特点，以及它们都能用来实现哪些逻辑功能，适用在哪些场合。
8,1 概述可编程逻辑器件 PLD（ Programmable
Logic Device)是 80年代发展起来的新型器件,PLD是一种 由用户根据自己的需要来设计逻辑功能 并对此器件进行编程后实现的器件。
1.提高了集成度
2.加快了电子系统的设计速度
3.高性能
4.高可靠性
5.成本低特点
PLD分类低密度 PLD
高密度 PLD
PLA(Field Programmable Logic Array)
PAL(Programmable Array Logic)
GAL(Generic Array Logic)
EPLD(Erasable Programmable
Logic Device)
FPGA(Field Programmable Gate Array)
CPLD(Complicated Programmable
Logic Device)
1.基本结构框图数据输入输入功能与阵列或阵列输出功能数据输出
{ }..,.
PLD的基本结构组 成 功 能输入功能 输入缓冲器 产生输入变量的原变量和反变量与阵列 与门阵列 产生输入变量的与项 ( 乘积项 )
或阵列 或门阵列 将与阵列输出的乘积项有选择的进行或运算,形成与或式,实现函数输出功能 三态门寄存器产生输出信号,提供反馈信号
PLD的基本结构
PLD的电路表示法：
1.连接方式：
可编程连接固定连接 断开连接
2,基本门电路的 PLD表示法图 8.1.1 PLD电路中门电路的惯用画法
（ a） 与 门（ b） 输出恒等于 0的 与 门（ c） 或 门
（ d） 互补输出的缓冲器 （ e） 三态输出的缓冲器
3,基本的 PLD结构图或阵列固定与阵列可编程
ZY
AB
Y=AB+AB
Z=AB+AB
ZY
AB
与阵列可编程
或阵列固定,输出结构固定
结构小,编程方便,一般采用 熔断丝 双极性工艺,只能一次编程 。
不通用,增加了系统的芯片数量特点
8.3 可编程阵列逻辑 PAL
( Programmable Array Logic )
PAL的基本电路结构,见图 8.3.1。
图 8.3.1 PAL器件的基本电路结构图 8.3.2 编程后的 PAL电路
PAL器件的常用输出电路结构
１）专用输出结构只能用来产生组合逻辑函数，有输出高电平有效和输出低电平有效两种。
特点图 8.3.3 具有互补输出的专用输出结构
２）可编程输入 /输出结构三态输出，可反馈到输入端。特点图 8.3.4 PAL的可编程输入 /输出结构
３）寄存器输出结构图 8.3.6 PAL的寄存器 输出结构特点 可以存储与 -或逻辑阵列输出的状态，能很方便地组成各种时序逻辑电路。
４）异或输出结构图 8.3.7 PAL的异或 输出结构特点 便于对与 -或逻辑阵列输出的函数求反，还可以实现对寄存器状态进行保持的操作。
5）运算选通反馈结构图 8.3.8 PAL的运算选通反馈 结构通过对与逻辑阵列的编程,能产生 A和 B的 16种算术运算 和逻辑运算的结果,如图 8.3.9所示。
图 8.3.9 产生 16种算术、逻辑运算的编程情况
PAL的命名
PAL 16 L 8 -2 C J PO123
器件名称输入端数输出方式,
H (高有效 ) L (低有效 )
C (互补 ) X (异或寄存 )
R (寄存 ) P (可编程 )
S (公用积项 )
输出端数编号封装,
N (塑封双列直插 ) J (陶瓷双列直插 )
温度,
C (民用 ) M (军用 )
速度 /功耗,
A (高速 ) -2 (半功耗 ) -4 (1/4功耗 )
每种输出结构有一类器件与之相对应。
PAL的应用举例例 8.3.1 用 PAL器件设计一个数值判别电路。要求判断 4位二进制数 DCBA的大小属于 0~5,6~10,11~15三个区间的哪一个之内。
D B ADCY
ACDBCDCBDY
BDCDY
2
1
0
纯组合逻辑电 路的设计：
选用 PAL14H4实现：
（ Generic Array Logic）
8.4 通用阵列逻辑 GAL
特点
与阵列可编程
或阵列固定
输出端有可编程的 输出逻辑宏单元 (OLMC)
采用电可擦除的 CMOS（ E2CMOS)制作，
编程容易,结构简单,应用广泛。
8.4.1 GAL的电路结构一,GAL的命名
GAL16V8 -15 L P I
器件名称,
GAL16V8/A/B
GAL20V8/A/B
GAL18V10
GAL22V10
GAL26CV12
GAL20RA10
GAL39V8
ispGAL16V8
P(塑封双列直插 )
D(陶瓷双列直插 )
R(塑封无引线托架 )
J(陶瓷无引线托架 )
封装,
空白 (0~75`C)
I (-40 ~85`C)
M(-55~125`C)
温度,
L(低功耗 )
Q(1/4功耗 )
功耗：
-15 (15ns)
-25 (25ns)
速度,
二,GAL器件举例 -GAL16V8 输出逻辑宏单元系统时钟输入三态控制可编程与阵列固定或阵列输入口见图 8.4.1
输入 /输出口
（ 1）与阵列部分,它由 8根输入及 8根输出反馈各引出两根互补端构成 32列,即与项的变量个数为 16；
8个输出端,每个输出对应于一个 8输入或门（相当于每个输出包含 8个与项）构成 64行,即 GAL16V8的与阵列为一个 32× 64的阵列,共 2048个可编程单元（
或结点）；
（ 2）输出宏单元,GAL16V8共有 8个输出宏单元，
分别对应于 12～ 19脚。每个宏单元的电路可以通过 编程 实现所有 PAL输出结构实现的功能；
（ 3）系统时钟,GAL16V8的 1脚为系统时钟输入端,
与每个输出宏单元中 D触发器时钟输入端相连，可见 GAL器件 只能实现同步时序电路,而无法实现异步的时序电路；
图 8.4.2 由 3个 编程单元构成的与门图 8.4.3
GAL16V8
编程单元的地址分配行地址映射图存编程数据，
编程逐行进行。
8.4.2 输出逻辑宏单元（ OLMC）
图 8.4.4 OLMC的结构框图图 8.4.5 GAL16V8结构控制字的组成
SYN AC0 AC1（ n） XOR (n) 工作模式 输出极性
1 0 0 / 专用输入 /
1 0 0 0
1
专用组合输出低电平有效高电平有效
1 1 1 0
1
反馈组合输出低电平有效高电平有效
0 1 1 0
1
时序逻辑电路中的组合输出低电平有效高电平有效
0 1 0 0
1
寄存器输出低电平有效高电平有效表 8.4.3 OLMC的 5种工作模式
8,5 可擦除的可编程逻辑器件（ EPLD）
与阵列可编程；
或阵列固定；
输出端采用可编程的 输出逻辑宏单元 (OLMC)；
采用 CMOS工艺，具有低功耗、高噪声容限的优点；
采用 UVEPROM工艺，以叠栅注入 MOS管为编程单元，可靠性高、可以改写，集成度高、造价便宜。
8.5.1 EPLD的基本结构和特点
8.6 复杂的可编程逻辑器件（ CPLD）
8.6.1 CPLD的总体结构
采用 E2CMOS工艺制作；
保持了 EPLD传输时间可预测的优点；
在系统可编程。
电路结构：由若干个可编程的逻辑模块、输入 /输出模块、可编程内部连线阵列组成。
图 8.6.1
ispLSI1032的电路结构框图图 8.6.2 ispLSI1032的逻辑功能划分框图
8,7 现场可编程门阵列（ FPGA)
FPGA是 80年代中期发展起来的另一种类型的可编程器件。它是 基于 SRAM的可编程器件 。
FPGA由输入 /输出模块 IOB、可编程逻辑模块 CLB、互连资源 IR和一个用于存放编程数据的静态存储器组成。
8.7.1 FPGA的基本结构图 8.7.1 FPGA的基本结构框图
FPGA是 基于 SRAM的可编程器件，抗干扰能力强，可靠性高，但因为断电后数据不能保持，每次接通电源后必须重新装载编程数据，因此使用时需 配置保存编程数据的
E2PROM。 另外,FPGA的信号传输延迟时间不是确定的。
FPGA是目前规模最大、密度最高的可编程器件，具有更大的灵活性，是目前设计复杂数字系统的首选器件之一。
FPGA的优缺点：
常用的 PLD内部的结构比较分类 与阵列 或阵列 输出电路
PROM 固定 可编程 固 定
PLA 可编程 可编程 固 定
PAL 可编程 固 定 固 定
GAL 可编程 固 定 可组态
PLD设计举例反馈输入输入电路与阵列或阵列输出电路输入 互补输入 与项 或项 输出反馈输出设计框图：
例 1,试用 PROM电路 实现 系列逻辑函数：
542043210 mmmm)X,X,X,(XL
631043211 mmmm)X,X,X,(XL
762143212 mmmm)X,X,X,(XL
754143213 mmmm)X,X,X,(XL
L0 L1 L2 L3
＆
≥1
＆
＆
＆
＆
＆
＆
＆
≥1 ≥1 ≥1
X3 X2 X1 X0 542043210 mmmm)X,X,X,(XL 631043211 mmmm)X,X,X,(XL
762143212 mmmm)X,X,X,(XL
754143213 mmmm)X,X,X,(XL
例 2,试用 PLA电路设计一个 8421 BCD
码同步十进制计数器，画出 PLA阵列逻辑图。
解,选 JK触发器状态转换表如下：
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
0123 QQQQ *0*1*2*3 QQQQ
0
1
2
3
4
5
6
7
8
9
Y
0
0
0
0
0
0
0
0
0
1
8421BCD码加法计数器状态转移表
0
1n
0 QQ?
210210
1n
2 QQQQQQQ
10130
1n
1 QQQQQQ
320103210
1n
3 QQQQQQQQQQ
1J 0?
1K 0?
n
1
n
02 QQJ?
n
1
n
02 QQK?
n
2
n
1
n
03 QQQJ?
n
20
n
1
n
03 QQQQK
n
3
n
01 QQJ?
n
01 QK?
03 QQY?
≥1
＆
＆
＆
＆
＆
＆
≥1 ≥1 ≥1
Q3 Q2 Q1 Q0
＆
≥1 ≥1
Q0 Q2Q1 Q3
K JJJ JK K K CP
＆
Y
≥1
8,1 概述
*8.2 现场可编程逻辑阵列（ FPLA）
8,3 可编程阵列逻辑（ PAL）
8,4 通用阵列逻辑（ GAL）
8,5 可擦除的可编成逻辑器件（ EPLD）
8,6 复杂的可编程逻辑器件（ CPLD）
8,7 现场可编程门阵列（ FPGA）
8,8 在系统可编程通用数字开关（ ispGDS）
8.9 PLD的编程
PLD的学习重点：
各种 PLD在电路结构和性能上的特点，以及它们都能用来实现哪些逻辑功能，适用在哪些场合。
8,1 概述可编程逻辑器件 PLD（ Programmable
Logic Device)是 80年代发展起来的新型器件,PLD是一种 由用户根据自己的需要来设计逻辑功能 并对此器件进行编程后实现的器件。
1.提高了集成度
2.加快了电子系统的设计速度
3.高性能
4.高可靠性
5.成本低特点
PLD分类低密度 PLD
高密度 PLD
PLA(Field Programmable Logic Array)
PAL(Programmable Array Logic)
GAL(Generic Array Logic)
EPLD(Erasable Programmable
Logic Device)
FPGA(Field Programmable Gate Array)
CPLD(Complicated Programmable
Logic Device)
1.基本结构框图数据输入输入功能与阵列或阵列输出功能数据输出
{ }..,.
PLD的基本结构组 成 功 能输入功能 输入缓冲器 产生输入变量的原变量和反变量与阵列 与门阵列 产生输入变量的与项 ( 乘积项 )
或阵列 或门阵列 将与阵列输出的乘积项有选择的进行或运算,形成与或式,实现函数输出功能 三态门寄存器产生输出信号,提供反馈信号
PLD的基本结构
PLD的电路表示法：
1.连接方式：
可编程连接固定连接 断开连接
2,基本门电路的 PLD表示法图 8.1.1 PLD电路中门电路的惯用画法
（ a） 与 门（ b） 输出恒等于 0的 与 门（ c） 或 门
（ d） 互补输出的缓冲器 （ e） 三态输出的缓冲器
3,基本的 PLD结构图或阵列固定与阵列可编程
ZY
AB
Y=AB+AB
Z=AB+AB
ZY
AB
与阵列可编程
或阵列固定,输出结构固定
结构小,编程方便,一般采用 熔断丝 双极性工艺,只能一次编程 。
不通用,增加了系统的芯片数量特点
8.3 可编程阵列逻辑 PAL
( Programmable Array Logic )
PAL的基本电路结构,见图 8.3.1。
图 8.3.1 PAL器件的基本电路结构图 8.3.2 编程后的 PAL电路
PAL器件的常用输出电路结构
１）专用输出结构只能用来产生组合逻辑函数，有输出高电平有效和输出低电平有效两种。
特点图 8.3.3 具有互补输出的专用输出结构
２）可编程输入 /输出结构三态输出，可反馈到输入端。特点图 8.3.4 PAL的可编程输入 /输出结构
３）寄存器输出结构图 8.3.6 PAL的寄存器 输出结构特点 可以存储与 -或逻辑阵列输出的状态，能很方便地组成各种时序逻辑电路。
４）异或输出结构图 8.3.7 PAL的异或 输出结构特点 便于对与 -或逻辑阵列输出的函数求反，还可以实现对寄存器状态进行保持的操作。
5）运算选通反馈结构图 8.3.8 PAL的运算选通反馈 结构通过对与逻辑阵列的编程,能产生 A和 B的 16种算术运算 和逻辑运算的结果,如图 8.3.9所示。
图 8.3.9 产生 16种算术、逻辑运算的编程情况
PAL的命名
PAL 16 L 8 -2 C J PO123
器件名称输入端数输出方式,
H (高有效 ) L (低有效 )
C (互补 ) X (异或寄存 )
R (寄存 ) P (可编程 )
S (公用积项 )
输出端数编号封装,
N (塑封双列直插 ) J (陶瓷双列直插 )
温度,
C (民用 ) M (军用 )
速度 /功耗,
A (高速 ) -2 (半功耗 ) -4 (1/4功耗 )
每种输出结构有一类器件与之相对应。
PAL的应用举例例 8.3.1 用 PAL器件设计一个数值判别电路。要求判断 4位二进制数 DCBA的大小属于 0~5,6~10,11~15三个区间的哪一个之内。
D B ADCY
ACDBCDCBDY
BDCDY
2
1
0
纯组合逻辑电 路的设计：
选用 PAL14H4实现：
（ Generic Array Logic）
8.4 通用阵列逻辑 GAL
特点
与阵列可编程
或阵列固定
输出端有可编程的 输出逻辑宏单元 (OLMC)
采用电可擦除的 CMOS（ E2CMOS)制作，
编程容易,结构简单,应用广泛。
8.4.1 GAL的电路结构一,GAL的命名
GAL16V8 -15 L P I
器件名称,
GAL16V8/A/B
GAL20V8/A/B
GAL18V10
GAL22V10
GAL26CV12
GAL20RA10
GAL39V8
ispGAL16V8
P(塑封双列直插 )
D(陶瓷双列直插 )
R(塑封无引线托架 )
J(陶瓷无引线托架 )
封装,
空白 (0~75`C)
I (-40 ~85`C)
M(-55~125`C)
温度,
L(低功耗 )
Q(1/4功耗 )
功耗：
-15 (15ns)
-25 (25ns)
速度,
二,GAL器件举例 -GAL16V8 输出逻辑宏单元系统时钟输入三态控制可编程与阵列固定或阵列输入口见图 8.4.1
输入 /输出口
（ 1）与阵列部分,它由 8根输入及 8根输出反馈各引出两根互补端构成 32列,即与项的变量个数为 16；
8个输出端,每个输出对应于一个 8输入或门（相当于每个输出包含 8个与项）构成 64行,即 GAL16V8的与阵列为一个 32× 64的阵列,共 2048个可编程单元（
或结点）；
（ 2）输出宏单元,GAL16V8共有 8个输出宏单元，
分别对应于 12～ 19脚。每个宏单元的电路可以通过 编程 实现所有 PAL输出结构实现的功能；
（ 3）系统时钟,GAL16V8的 1脚为系统时钟输入端,
与每个输出宏单元中 D触发器时钟输入端相连，可见 GAL器件 只能实现同步时序电路,而无法实现异步的时序电路；
图 8.4.2 由 3个 编程单元构成的与门图 8.4.3
GAL16V8
编程单元的地址分配行地址映射图存编程数据，
编程逐行进行。
8.4.2 输出逻辑宏单元（ OLMC）
图 8.4.4 OLMC的结构框图图 8.4.5 GAL16V8结构控制字的组成
SYN AC0 AC1（ n） XOR (n) 工作模式 输出极性
1 0 0 / 专用输入 /
1 0 0 0
1
专用组合输出低电平有效高电平有效
1 1 1 0
1
反馈组合输出低电平有效高电平有效
0 1 1 0
1
时序逻辑电路中的组合输出低电平有效高电平有效
0 1 0 0
1
寄存器输出低电平有效高电平有效表 8.4.3 OLMC的 5种工作模式
8,5 可擦除的可编程逻辑器件（ EPLD）
与阵列可编程；
或阵列固定；
输出端采用可编程的 输出逻辑宏单元 (OLMC)；
采用 CMOS工艺，具有低功耗、高噪声容限的优点；
采用 UVEPROM工艺，以叠栅注入 MOS管为编程单元，可靠性高、可以改写，集成度高、造价便宜。
8.5.1 EPLD的基本结构和特点
8.6 复杂的可编程逻辑器件（ CPLD）
8.6.1 CPLD的总体结构
采用 E2CMOS工艺制作；
保持了 EPLD传输时间可预测的优点；
在系统可编程。
电路结构：由若干个可编程的逻辑模块、输入 /输出模块、可编程内部连线阵列组成。
图 8.6.1
ispLSI1032的电路结构框图图 8.6.2 ispLSI1032的逻辑功能划分框图
8,7 现场可编程门阵列（ FPGA)
FPGA是 80年代中期发展起来的另一种类型的可编程器件。它是 基于 SRAM的可编程器件 。
FPGA由输入 /输出模块 IOB、可编程逻辑模块 CLB、互连资源 IR和一个用于存放编程数据的静态存储器组成。
8.7.1 FPGA的基本结构图 8.7.1 FPGA的基本结构框图
FPGA是 基于 SRAM的可编程器件，抗干扰能力强，可靠性高，但因为断电后数据不能保持，每次接通电源后必须重新装载编程数据，因此使用时需 配置保存编程数据的
E2PROM。 另外,FPGA的信号传输延迟时间不是确定的。
FPGA是目前规模最大、密度最高的可编程器件，具有更大的灵活性，是目前设计复杂数字系统的首选器件之一。
FPGA的优缺点：
常用的 PLD内部的结构比较分类 与阵列 或阵列 输出电路
PROM 固定 可编程 固 定
PLA 可编程 可编程 固 定
PAL 可编程 固 定 固 定
GAL 可编程 固 定 可组态
PLD设计举例反馈输入输入电路与阵列或阵列输出电路输入 互补输入 与项 或项 输出反馈输出设计框图：
例 1,试用 PROM电路 实现 系列逻辑函数：
542043210 mmmm)X,X,X,(XL
631043211 mmmm)X,X,X,(XL
762143212 mmmm)X,X,X,(XL
754143213 mmmm)X,X,X,(XL
L0 L1 L2 L3
＆
≥1
＆
＆
＆
＆
＆
＆
＆
≥1 ≥1 ≥1
X3 X2 X1 X0 542043210 mmmm)X,X,X,(XL 631043211 mmmm)X,X,X,(XL
762143212 mmmm)X,X,X,(XL
754143213 mmmm)X,X,X,(XL
例 2,试用 PLA电路设计一个 8421 BCD
码同步十进制计数器，画出 PLA阵列逻辑图。
解,选 JK触发器状态转换表如下：
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
0123 QQQQ *0*1*2*3 QQQQ
0
1
2
3
4
5
6
7
8
9
Y
0
0
0
0
0
0
0
0
0
1
8421BCD码加法计数器状态转移表
0
1n
0 QQ?
210210
1n
2 QQQQQQQ
10130
1n
1 QQQQQQ
320103210
1n
3 QQQQQQQQQQ
1J 0?
1K 0?
n
1
n
02 QQJ?
n
1
n
02 QQK?
n
2
n
1
n
03 QQQJ?
n
20
n
1
n
03 QQQQK
n
3
n
01 QQJ?
n
01 QK?
03 QQY?
≥1
＆
＆
＆
＆
＆
＆
≥1 ≥1 ≥1
Q3 Q2 Q1 Q0
＆
≥1 ≥1
Q0 Q2Q1 Q3
K JJJ JK K K CP
＆
Y
≥1
