数字电子技术基础制作人：吴亚联湘潭大学信息工程学院
7.1 概述
7.2 只读存储器 ( ROM )
7.3 随机存储器 ( RAM )
7.4 存储器容量的扩展
7.5 用存储器实现组合逻辑函数第七章 半导体存储器内容提要
本章系统地介绍各种半导体存储器的工作原理和使用方法。
在只读存储器中，逐一介绍了掩模 ROM、
PROM,EPROM和快闪存储器等的工作原理和特点。在随机存储器中，分别介绍了静态随机存储器和动态随机存储器。
此外，还讲述了存储器扩展存储容量的方法以及用存储器设计组合逻辑电路的概念。
7.1 概 述半导体存储器是能存储二值信息 （ 0、
1） 的半导体器件，属 大规模 集成电路，是进一步完善数字系统功能的重要部件。
半导体存储器可以被比喻为一个由许多房间组成的大旅馆。每个房间有一个号码
( 地址码 ),每个房间内有一定内容 ( 一个二进制数码，又称一个“字” )。
(2) 随机存储器 ( RAM )
(1) 只读存储器 ( ROM )
半导体存储器从存、取功能上分为两大类：
半导体存储器从制造工艺上分为 双极型和 MOS型 存储器。
鉴于 MOS电路具有功耗低、集成度高的优点,目前，大容量的存储器都是采用
MOS工艺制作的。
7,2 只读存储器 ( ROM )
按 工艺 分二极管 ROM
MOS型 ROM
双极型 ROM
按 存储机理 分固定 ROM(掩膜式 ROM)
EROM（光可擦除可编程存储器）
PROM（一次可编程存储器）
E2PROM （电可擦除可编程存储器）
快闪存储器 (Flash Memory)
只读存储器在正常工作状态下 只能读取数据，不能快速修改或写入数据。
优点,电路结构简单，断电数据不会丢失。
7,2 只读存储器 ( ROM )
7,2,1 掩模只读存储器
ROM的电路结构主要由 地址译码器,存储矩阵 和 输出缓冲器 三部分组成。
图 7.2.1 ROM的电路结构框图图 7.2.2
二极管
ROM的电路结构图
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器
EN’
存储矩阵输出缓冲器字线位线译码器
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器假设,
A1A0 ＝ 11
1
0
0
0
1 10 0 EN’
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器
1 10 0及 时归 纳
1 当某一字线被选中时，
这个字线与位线间若接有二极管，
则该位线输出为 1,否则为 0。
EN’
假设,
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器
0 1 0 1
A1A0 ＝ 10
EN’
假设,
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器
0 1 0 1
A1A0 ＝ 01
EN’
假设,
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器
00 1 1
A1A0 ＝ 00
1 1 1 1
EN’
0 0
0 1
01
1 1 1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
地 址
A1 A0 D3 D2 D1 D0
内 容位线
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器字线 输入任意一个地址码，译码器就可使与之对应的某条字线为高电平，进而可以从位线上读出四位输出数字量。
EN’
图 7.2.3是使用 MOS 管的
ROM 矩阵：
字线与位线的交叉点上有 MOS 管时相当于存
1,无 MOS
管时相当于存 0。
7,2,2 可编程只读存储器（ PROM）
是一种可编程序的 ROM,在出厂时全部存储,1”，用户可根据需要将某些单元改写为,0”,然而只能改写一次，
称其为 PROM。
若将熔丝烧断，
该单元则变成,0”。
显然，一旦烧断后不能再恢复。
图 7.2.4 熔丝型 PROM的存储单元
7.2.3 可擦除的可编程只读存储器
EPROM:紫外线可擦除的可编程只读存储器
(简称 UVEPROM)
E2PROM:电可擦除的 可编程只读存储器
Flash Memory,快闪存储器
1) 存储单元 --叠栅 MOS管（ SIMOS）
原理,利用浮栅是否积累负电荷来存储数据。 在写入数据前：
浮栅无电子,SIMOS管同正常 MOS管，开启电压为 VT ；写数据时，需在漏、栅极之间加足够高的电压（如 25V）使漏极与衬底之间的 PN结反向击穿，产生大量的高能电子。这些电子穿过氧化绝缘层堆积在浮栅上，从而使浮栅带有负电荷。浮栅有电子后，控制栅需要加更大正压才能使管子开启，开启电压为 VT’。
N+ N+g’ 浮栅
g 控制 栅极
S D- +
P型衬底
Vgs
iD
0
VT VT’
1,EPROM:紫外线可擦除只读存储器符号
1,EPROM:
擦除时，用紫外光照射其透明的石英盖板 10～ 20分钟，浮栅上的电子形成光电流而泄放，其内部的数据将 全部擦除 了，
这时可以再通过专用的编程器写入希望的数据。 由于浮栅被绝缘二氧化硅包围，浮栅上电荷没有放电回路，信息不会丢失，这种存储的信息可能安全保存 20年以上，但为了防止平时日光中的紫外线的照射，在其石英窗口上帖上黑纸。
N+ N+g’ 浮栅
g 控制 栅极
S D- +
P型衬底
2,E2PROM,电可擦除的 PROM
E2PROM是在 EPROM的基础上开发出来的，可以在加电的情况下 以 字节 为单位进行擦除和改写,并可直接在机器内进行擦除和改写,方便灵活。
E2PROM内部电路与 EPROM电路类似,在
SIMOS中的结构进行了一些调整，在浮栅延长区与漏区 N+之间的交叠处的薄绝缘层相当于一个 遂道二极管 （见图 7.2.10），该 MOS管也称为隧道 MOS管。
E2PROM不需要紫外光激发放电，即擦除和编程只须加电就可以完成了，且写入的电流很小。
原理,利用浮栅是否积累负电荷来存储数据。 在 D,G正向电压 作用下，漏极电荷通过该二极管流向浮栅，使管子导通；若 D,G加 反向电压,浮栅上的电荷流回漏极，起擦除作用，
擦除电压大小与工作电压相同．
N+ N+
G’ 浮栅
G 控制 栅极
S D- +
P型衬底是 80年代末推出的新型存储芯片,它的主要特点是在掉电情况下可长期保存信息,具有非易失性，原理上看象 ROM；但又能在线进行快速擦除与改写,功能上象 RAM,因此兼有 E2PROM和 SRAM的优点。
3、快闪存储器 (Flash Memory)
N+ N+
g’ 浮栅
g 控制 栅极
S D- +
P型衬底内部电路与 EPROM电路类似,在 SIMOS中的结构进行了一些调整。
原理,利用浮栅是否积累负电荷来存储数据。数据写入 与 EPROM 相同； 数据擦除,在源极加正电压，使浮栅放电，属整片擦除。
Flash有单片应用和固态盘应用，固态盘分卡式和盘式两种。闪速卡,用在可移动计算机中,如数字相机,手机,CD-ROM等。闪速固态盘,用于恶略环境中代替硬盘。
读取速度较快 (100ns左右 ),低功耗,改写次数目前达 100万次,价格接近 EPROM。存储容量从几十 KB,到几十 MB、几 GB等。 体积小,
可靠性高,内部无可移动部分,无噪声,抗震动力强,是小型硬盘的代替品,其集成度与价格己接近 EPROM，也是代替 EPROM和 E2PROM的理想器件。
7,3 随机存储器 ( RAM )
随机存储器又称 读写存储器 。
随机存储器的 特点 是：在工作过程中，
可随时从存储器的任何指定地址读出数据，
也可以随时将数据写入任何一个指定的存储单元中去。
按存储机理主要可分为 静态 RAM、
动态 RAM两类；静态和动态 RAM是 易失性 存储器，在供电电压中断时，存储内容丢失。
W3
W2
W1
W0
地址译码器读写 及 输入 /输出控制
I / O1 I / O0
CS R / W
A0
A1
D1 D1 D0 D0
存储矩阵
7,3,1静态随机存储器（ SRAM）
(1) 存储矩阵：
存储器容量 = 字数 × 字长如一个 1024 × 4存储器，有 4096个存储单元。
可设计成 64 × 64的矩阵形式。
(2) 地址译码：
存储单元中每个 字 有唯一的地址，利用地址译码器进行地址选择。
大容量的 存储器中，一般采用双译码结构：
行地址译码器 + 列地址译码器存储器的容量 指的是每个存储芯片所能存储的二进制数的位数。
行 地址译码器 产生 行 选择线列 地址译码器 产生 列 选择线
1024 × 4(64 × 16 × 4)的 存储器的地址线：
6根行地址线：
(A8A7A6A5A4A3)
4根列地址线,
(A9A2A1A0)
译码产生 64根行 选择线译码产生 16根列 选择线若 A9A8A7A6A5 A4A3A2A1A0=0111111000，
则选中 Y0和 X63。
图 7.3.2 1024? 4位 RAM（ 2114） 的结构框图
VDD VGGWi
DD
I/O
R / W
1 1 1
T2
T3
T4
T5 T6
QQ
T1
字线数据线数据线二,SRAM静态存储单元,
Wi
D D
符号
1
VDD
介绍静态 RAM存储单元的工作原理,
VGGWi
DD
I/O
R / W
1 1 1
T2
T3
T4
T5 T6
QQ
T1
字线数据线数据线由增强型
NMOS管 T1和
T2,T3和 T4 构成一个基本 R-
S触发器,它是存储信息的基本单元。
静态 RAM特点 是：
数据由触发器记忆！1
VGGWi
DD
I/O
R / W
1 1 1
T2
T3
T4
T5 T6
QQ
T1
字线数据线数据线
T5和 T6是门控管,由字线 Wi控制其导通或截止：
Wi＝ 1,
否则就截止。
两管导通；
门控管 T5
和 T6导通时可以进行,读,
或,写,的操作。
VDD
1
VGGWi
DD
I/O
R / W
1 2 3
T2
T3
T4
T5 T6
T1
字线数据线数据线
R / W的控制作用：
= 0时，R/W
而门 2处于高阻状态，
0
三态门 1、
3接通，
0
0
使 I/O 信号得以经过门 1,3
送到数据线上，以便 写入 。
VDD
VGGWi
DD
I/O
R / W
1 2 3
T2
T3
T4
T5 T6
T1
字线数据线数据线
R / W的控制作用：
R/W ＝ 1 时，
门 1,3处于高阻状态，
1
门 2接通，
1
将数据线上信号送到 I / O，
以便 读出 。1
VDD
*7.3.2 动态随机存储器（ DRAM）
为减少 MOS管数目,提高集成度和降低功耗,出现了动态 RAM器件。
常见的动态 RAM存储单元有三管和单管动态存储电路。 见书图 7.3.7、图 7.3.8
动态 RAM存储数据的原理是基于 MOS管栅极电容的电荷存储效应 。即 存放信息靠的是电容,由于电容会逐渐放电,故需对动态 RAM
不断进行读出和再写入,这就是所谓 刷新。
⒈ 静态 RAM(即 SRAM),其存储电路以双稳态触发器为基础,状态稳定,只要不掉电,信息不会丢失,但集成度低。
⒉ 动态 RAM(即 DRAM),存储单元电路以电容为基础,
电路简单,集成度高,功耗低,因电容漏电,需定时刷新。
小 结
7.4 存储器容量的扩展
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
A2
A1
A0
A3
A4
A5
A6
A7
A8
A9
CS
GND
VCC
D3
D2
D1
D0
R / W
RAM 2114
管脚图
2
3
4
5
6
7
8
9
10
23
22
21
20
19
18
17
16
15
A0
A1
D0
A3
A4
A5
A6
A9
A10
CS
GND
VCC
D3
D2
D1
D4
RAM 6116
管脚图
A2
A7 1
11
12
14
13
24 A
8
D5
D6
D7
RD
WR
(1K× 4) (2K× 8)
7.4.1 位扩展 方式
A9 A0 R/W CS
D1D3 D2 D0
A9 A0 R/W CS
D1D3 D2 D0
.,.,,.
2114 (2) 2114 (1)
...A0
A9
D7 D6 D5 D4 D1D3 D2 D0
CS
R/W
用两片 2114( 1024 × 4 )构成 1024 × 8
只要把各片 地址线、各控制线对应并联 在一起，
要达到这个目的方法很简单，
示范接线如下图：
7.4.2 字扩展 方式思路,( 1) 访问 4096个字单元，
必然有 12 根地址线；
( 2) 访问 RAM2114，
只需 10 根地址线，尚余 2
根地址线 ；
( 3) 设法用 剩余的 2根地址线去控制 4个 2114的 片选端 。
通过用 1024× 4 ( 4片 2114 ) 构成
4096× 4为例，介绍 解决这类问题的办法。
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
2 4
译码器
A11
A10
A0
A9
D3
D2
D1
D0
2114 (1) 2114 (2) 2114 (3) 2114 (4)
R/W Y0
Y3
~
用四片 RAM 2114 构成 4096 4 的存储容量?
A11 A10 选中片序号 对应的存储单元地址
0 0
1 1
1 0
0 1
2114(1)
2114(2)
2114(3)
2114(4)
00 0000000000 ~ 00 1111111111
1024 ~ 2047 2048 ~ 3071 3072 ~ 4095
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
2114 (1) 2114 (2) 2114 (3) 2114 (4)
01 0000000000 ~ 01 1111111111
10 0000000000 ~ 10 1111111111
11 0000000000 ~ 11 1111111111
0 ~ 1023
7.5 用存储器实现组合逻辑函数
1,用 ROM存储固定的专用程序
2,利用 ROM可实现 查表 或 码制变换 等功能查表 功能 — 查某个角度的三角函数把角度值作为地址码，其对应的函数值作为存放在该地址内的数据存储在
ROM 内，这称为,造表”。
码制变换 — 把欲变换的编码作为地址，
把最终的目的编码作为相应存储单元中的内容即可。
使用时，根据输入的地址 (即角度 )，就可在输出端得到所需的函数值，这就称为“查表”。
3,利用 ROM实现组合逻辑函数不难看出,ROM地址译码器的每个输出端对应于一个最小项,而 存储矩阵电路可实现或的逻辑关系,因此可用来实现组合逻辑电路的功能。
例、用 ROM实现 8421BCD码到余 3码的转换。
下表列出了两种码之间的对应关系，
根据表可写出下列的最小项表达式：
序 8421BCD码（输入） 余 3码（输出）A
3 A2 A1 A0 F3 F2 F1 F0
0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0 0
2 0 0 1 0 0 1 0 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 1 1
5 0 1 0 1 1 0 0 0
6 0 1 1 0 1 0 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1
9 1 0 0 1 1 1 0 0
F3=∑m(5,6,7,8,9)
F2=∑m(1,2,3,4,9)
F1=∑m(0,3,4,7,8)
F0=∑m(0,2,4,6,8)
由于译码电路输出了地址线的所有最小项组合，我们只须用一个 四根地址线输入、
四根输出端的 ROM 就可能实现其功能，我们定义其 地址输入端 作为 输入代码,数据输出端 看成 输出端,只须将存储矩阵对应的最小项单元进行编程连接即可以实现,
F3 F0F1F2
A3
A2
A1
A0
译码器
Y0
Y15
F3=∑m(5,6,7,8,9)
F2=∑m(1,2,3,4,9)
F1=∑m(0,3,4,7,8)
F0=∑m(0,2,4,6,8)
4,ROM 在波形发生器中的应用
ROM D/A
计数器
CP
计数脉冲 送示波器
3 4
A1A2 A0 D3 D2 D1D0 D/A
0
1
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
2
4
8
12
9
6
3
t
uo
0
ROM D/A
计数器
CP
计数脉冲 送示波器
3 4 uo
A1A2 A0 D3 D2 D1D0 D/A
0
1
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
2
4
8
12
9
6
3
2
4
8
12
9
6
3
习 题
7.1,7.2,7.4
思考题,7.5
第七章结 束
7.1 概述
7.2 只读存储器 ( ROM )
7.3 随机存储器 ( RAM )
7.4 存储器容量的扩展
7.5 用存储器实现组合逻辑函数第七章 半导体存储器内容提要
本章系统地介绍各种半导体存储器的工作原理和使用方法。
在只读存储器中，逐一介绍了掩模 ROM、
PROM,EPROM和快闪存储器等的工作原理和特点。在随机存储器中，分别介绍了静态随机存储器和动态随机存储器。
此外，还讲述了存储器扩展存储容量的方法以及用存储器设计组合逻辑电路的概念。
7.1 概 述半导体存储器是能存储二值信息 （ 0、
1） 的半导体器件，属 大规模 集成电路，是进一步完善数字系统功能的重要部件。
半导体存储器可以被比喻为一个由许多房间组成的大旅馆。每个房间有一个号码
( 地址码 ),每个房间内有一定内容 ( 一个二进制数码，又称一个“字” )。
(2) 随机存储器 ( RAM )
(1) 只读存储器 ( ROM )
半导体存储器从存、取功能上分为两大类：
半导体存储器从制造工艺上分为 双极型和 MOS型 存储器。
鉴于 MOS电路具有功耗低、集成度高的优点,目前，大容量的存储器都是采用
MOS工艺制作的。
7,2 只读存储器 ( ROM )
按 工艺 分二极管 ROM
MOS型 ROM
双极型 ROM
按 存储机理 分固定 ROM(掩膜式 ROM)
EROM（光可擦除可编程存储器）
PROM（一次可编程存储器）
E2PROM （电可擦除可编程存储器）
快闪存储器 (Flash Memory)
只读存储器在正常工作状态下 只能读取数据，不能快速修改或写入数据。
优点,电路结构简单，断电数据不会丢失。
7,2 只读存储器 ( ROM )
7,2,1 掩模只读存储器
ROM的电路结构主要由 地址译码器,存储矩阵 和 输出缓冲器 三部分组成。
图 7.2.1 ROM的电路结构框图图 7.2.2
二极管
ROM的电路结构图
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器
EN’
存储矩阵输出缓冲器字线位线译码器
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器假设,
A1A0 ＝ 11
1
0
0
0
1 10 0 EN’
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器
1 10 0及 时归 纳
1 当某一字线被选中时，
这个字线与位线间若接有二极管，
则该位线输出为 1,否则为 0。
EN’
假设,
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器
0 1 0 1
A1A0 ＝ 10
EN’
假设,
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器
0 1 0 1
A1A0 ＝ 01
EN’
假设,
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器
00 1 1
A1A0 ＝ 00
1 1 1 1
EN’
0 0
0 1
01
1 1 1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
地 址
A1 A0 D3 D2 D1 D0
内 容位线
A1A0
A1A0
A1A0
A1A0
A1
A0
D3 D2 D1 D0
-VCC
译码器字线 输入任意一个地址码，译码器就可使与之对应的某条字线为高电平，进而可以从位线上读出四位输出数字量。
EN’
图 7.2.3是使用 MOS 管的
ROM 矩阵：
字线与位线的交叉点上有 MOS 管时相当于存
1,无 MOS
管时相当于存 0。
7,2,2 可编程只读存储器（ PROM）
是一种可编程序的 ROM,在出厂时全部存储,1”，用户可根据需要将某些单元改写为,0”,然而只能改写一次，
称其为 PROM。
若将熔丝烧断，
该单元则变成,0”。
显然，一旦烧断后不能再恢复。
图 7.2.4 熔丝型 PROM的存储单元
7.2.3 可擦除的可编程只读存储器
EPROM:紫外线可擦除的可编程只读存储器
(简称 UVEPROM)
E2PROM:电可擦除的 可编程只读存储器
Flash Memory,快闪存储器
1) 存储单元 --叠栅 MOS管（ SIMOS）
原理,利用浮栅是否积累负电荷来存储数据。 在写入数据前：
浮栅无电子,SIMOS管同正常 MOS管，开启电压为 VT ；写数据时，需在漏、栅极之间加足够高的电压（如 25V）使漏极与衬底之间的 PN结反向击穿，产生大量的高能电子。这些电子穿过氧化绝缘层堆积在浮栅上，从而使浮栅带有负电荷。浮栅有电子后，控制栅需要加更大正压才能使管子开启，开启电压为 VT’。
N+ N+g’ 浮栅
g 控制 栅极
S D- +
P型衬底
Vgs
iD
0
VT VT’
1,EPROM:紫外线可擦除只读存储器符号
1,EPROM:
擦除时，用紫外光照射其透明的石英盖板 10～ 20分钟，浮栅上的电子形成光电流而泄放，其内部的数据将 全部擦除 了，
这时可以再通过专用的编程器写入希望的数据。 由于浮栅被绝缘二氧化硅包围，浮栅上电荷没有放电回路，信息不会丢失，这种存储的信息可能安全保存 20年以上，但为了防止平时日光中的紫外线的照射，在其石英窗口上帖上黑纸。
N+ N+g’ 浮栅
g 控制 栅极
S D- +
P型衬底
2,E2PROM,电可擦除的 PROM
E2PROM是在 EPROM的基础上开发出来的，可以在加电的情况下 以 字节 为单位进行擦除和改写,并可直接在机器内进行擦除和改写,方便灵活。
E2PROM内部电路与 EPROM电路类似,在
SIMOS中的结构进行了一些调整，在浮栅延长区与漏区 N+之间的交叠处的薄绝缘层相当于一个 遂道二极管 （见图 7.2.10），该 MOS管也称为隧道 MOS管。
E2PROM不需要紫外光激发放电，即擦除和编程只须加电就可以完成了，且写入的电流很小。
原理,利用浮栅是否积累负电荷来存储数据。 在 D,G正向电压 作用下，漏极电荷通过该二极管流向浮栅，使管子导通；若 D,G加 反向电压,浮栅上的电荷流回漏极，起擦除作用，
擦除电压大小与工作电压相同．
N+ N+
G’ 浮栅
G 控制 栅极
S D- +
P型衬底是 80年代末推出的新型存储芯片,它的主要特点是在掉电情况下可长期保存信息,具有非易失性，原理上看象 ROM；但又能在线进行快速擦除与改写,功能上象 RAM,因此兼有 E2PROM和 SRAM的优点。
3、快闪存储器 (Flash Memory)
N+ N+
g’ 浮栅
g 控制 栅极
S D- +
P型衬底内部电路与 EPROM电路类似,在 SIMOS中的结构进行了一些调整。
原理,利用浮栅是否积累负电荷来存储数据。数据写入 与 EPROM 相同； 数据擦除,在源极加正电压，使浮栅放电，属整片擦除。
Flash有单片应用和固态盘应用，固态盘分卡式和盘式两种。闪速卡,用在可移动计算机中,如数字相机,手机,CD-ROM等。闪速固态盘,用于恶略环境中代替硬盘。
读取速度较快 (100ns左右 ),低功耗,改写次数目前达 100万次,价格接近 EPROM。存储容量从几十 KB,到几十 MB、几 GB等。 体积小,
可靠性高,内部无可移动部分,无噪声,抗震动力强,是小型硬盘的代替品,其集成度与价格己接近 EPROM，也是代替 EPROM和 E2PROM的理想器件。
7,3 随机存储器 ( RAM )
随机存储器又称 读写存储器 。
随机存储器的 特点 是：在工作过程中，
可随时从存储器的任何指定地址读出数据，
也可以随时将数据写入任何一个指定的存储单元中去。
按存储机理主要可分为 静态 RAM、
动态 RAM两类；静态和动态 RAM是 易失性 存储器，在供电电压中断时，存储内容丢失。
W3
W2
W1
W0
地址译码器读写 及 输入 /输出控制
I / O1 I / O0
CS R / W
A0
A1
D1 D1 D0 D0
存储矩阵
7,3,1静态随机存储器（ SRAM）
(1) 存储矩阵：
存储器容量 = 字数 × 字长如一个 1024 × 4存储器，有 4096个存储单元。
可设计成 64 × 64的矩阵形式。
(2) 地址译码：
存储单元中每个 字 有唯一的地址，利用地址译码器进行地址选择。
大容量的 存储器中，一般采用双译码结构：
行地址译码器 + 列地址译码器存储器的容量 指的是每个存储芯片所能存储的二进制数的位数。
行 地址译码器 产生 行 选择线列 地址译码器 产生 列 选择线
1024 × 4(64 × 16 × 4)的 存储器的地址线：
6根行地址线：
(A8A7A6A5A4A3)
4根列地址线,
(A9A2A1A0)
译码产生 64根行 选择线译码产生 16根列 选择线若 A9A8A7A6A5 A4A3A2A1A0=0111111000，
则选中 Y0和 X63。
图 7.3.2 1024? 4位 RAM（ 2114） 的结构框图
VDD VGGWi
DD
I/O
R / W
1 1 1
T2
T3
T4
T5 T6
T1
字线数据线数据线二,SRAM静态存储单元,
Wi
D D
符号
1
VDD
介绍静态 RAM存储单元的工作原理,
VGGWi
DD
I/O
R / W
1 1 1
T2
T3
T4
T5 T6
T1
字线数据线数据线由增强型
NMOS管 T1和
T2,T3和 T4 构成一个基本 R-
S触发器,它是存储信息的基本单元。
静态 RAM特点 是：
数据由触发器记忆！1
VGGWi
DD
I/O
R / W
1 1 1
T2
T3
T4
T5 T6
T1
字线数据线数据线
T5和 T6是门控管,由字线 Wi控制其导通或截止：
Wi＝ 1,
否则就截止。
两管导通；
门控管 T5
和 T6导通时可以进行,读,
或,写,的操作。
VDD
1
VGGWi
DD
I/O
R / W
1 2 3
T2
T3
T4
T5 T6
T1
字线数据线数据线
R / W的控制作用：
= 0时，R/W
而门 2处于高阻状态，
0
三态门 1、
3接通，
0
0
使 I/O 信号得以经过门 1,3
送到数据线上，以便 写入 。
VDD
VGGWi
DD
I/O
R / W
1 2 3
T2
T3
T4
T5 T6
T1
字线数据线数据线
R / W的控制作用：
R/W ＝ 1 时，
门 1,3处于高阻状态，
1
门 2接通，
1
将数据线上信号送到 I / O，
以便 读出 。1
VDD
*7.3.2 动态随机存储器（ DRAM）
为减少 MOS管数目,提高集成度和降低功耗,出现了动态 RAM器件。
常见的动态 RAM存储单元有三管和单管动态存储电路。 见书图 7.3.7、图 7.3.8
动态 RAM存储数据的原理是基于 MOS管栅极电容的电荷存储效应 。即 存放信息靠的是电容,由于电容会逐渐放电,故需对动态 RAM
不断进行读出和再写入,这就是所谓 刷新。
⒈ 静态 RAM(即 SRAM),其存储电路以双稳态触发器为基础,状态稳定,只要不掉电,信息不会丢失,但集成度低。
⒉ 动态 RAM(即 DRAM),存储单元电路以电容为基础,
电路简单,集成度高,功耗低,因电容漏电,需定时刷新。
小 结
7.4 存储器容量的扩展
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
A2
A1
A0
A3
A4
A5
A6
A7
A8
A9
CS
GND
VCC
D3
D2
D1
D0
R / W
RAM 2114
管脚图
2
3
4
5
6
7
8
9
10
23
22
21
20
19
18
17
16
15
A0
A1
D0
A3
A4
A5
A6
A9
A10
CS
GND
VCC
D3
D2
D1
D4
RAM 6116
管脚图
A2
A7 1
11
12
14
13
24 A
8
D5
D6
D7
RD
WR
(1K× 4) (2K× 8)
7.4.1 位扩展 方式
A9 A0 R/W CS
D1D3 D2 D0
A9 A0 R/W CS
D1D3 D2 D0
.,.,,.
2114 (2) 2114 (1)
...A0
A9
D7 D6 D5 D4 D1D3 D2 D0
CS
R/W
用两片 2114( 1024 × 4 )构成 1024 × 8
只要把各片 地址线、各控制线对应并联 在一起，
要达到这个目的方法很简单，
示范接线如下图：
7.4.2 字扩展 方式思路,( 1) 访问 4096个字单元，
必然有 12 根地址线；
( 2) 访问 RAM2114，
只需 10 根地址线，尚余 2
根地址线 ；
( 3) 设法用 剩余的 2根地址线去控制 4个 2114的 片选端 。
通过用 1024× 4 ( 4片 2114 ) 构成
4096× 4为例，介绍 解决这类问题的办法。
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
2 4
译码器
A11
A10
A0
A9
D3
D2
D1
D0
2114 (1) 2114 (2) 2114 (3) 2114 (4)
R/W Y0
Y3
~
用四片 RAM 2114 构成 4096 4 的存储容量?
A11 A10 选中片序号 对应的存储单元地址
0 0
1 1
1 0
0 1
2114(1)
2114(2)
2114(3)
2114(4)
00 0000000000 ~ 00 1111111111
1024 ~ 2047 2048 ~ 3071 3072 ~ 4095
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
2114 (1) 2114 (2) 2114 (3) 2114 (4)
01 0000000000 ~ 01 1111111111
10 0000000000 ~ 10 1111111111
11 0000000000 ~ 11 1111111111
0 ~ 1023
7.5 用存储器实现组合逻辑函数
1,用 ROM存储固定的专用程序
2,利用 ROM可实现 查表 或 码制变换 等功能查表 功能 — 查某个角度的三角函数把角度值作为地址码，其对应的函数值作为存放在该地址内的数据存储在
ROM 内，这称为,造表”。
码制变换 — 把欲变换的编码作为地址，
把最终的目的编码作为相应存储单元中的内容即可。
使用时，根据输入的地址 (即角度 )，就可在输出端得到所需的函数值，这就称为“查表”。
3,利用 ROM实现组合逻辑函数不难看出,ROM地址译码器的每个输出端对应于一个最小项,而 存储矩阵电路可实现或的逻辑关系,因此可用来实现组合逻辑电路的功能。
例、用 ROM实现 8421BCD码到余 3码的转换。
下表列出了两种码之间的对应关系，
根据表可写出下列的最小项表达式：
序 8421BCD码（输入） 余 3码（输出）A
3 A2 A1 A0 F3 F2 F1 F0
0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0 0
2 0 0 1 0 0 1 0 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 1 1
5 0 1 0 1 1 0 0 0
6 0 1 1 0 1 0 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1
9 1 0 0 1 1 1 0 0
F3=∑m(5,6,7,8,9)
F2=∑m(1,2,3,4,9)
F1=∑m(0,3,4,7,8)
F0=∑m(0,2,4,6,8)
由于译码电路输出了地址线的所有最小项组合，我们只须用一个 四根地址线输入、
四根输出端的 ROM 就可能实现其功能，我们定义其 地址输入端 作为 输入代码,数据输出端 看成 输出端,只须将存储矩阵对应的最小项单元进行编程连接即可以实现,
F3 F0F1F2
A3
A2
A1
A0
译码器
Y0
Y15
F3=∑m(5,6,7,8,9)
F2=∑m(1,2,3,4,9)
F1=∑m(0,3,4,7,8)
F0=∑m(0,2,4,6,8)
4,ROM 在波形发生器中的应用
ROM D/A
计数器
CP
计数脉冲 送示波器
3 4
A1A2 A0 D3 D2 D1D0 D/A
0
1
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
2
4
8
12
9
6
3
t
uo
0
ROM D/A
计数器
CP
计数脉冲 送示波器
3 4 uo
A1A2 A0 D3 D2 D1D0 D/A
0
1
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
2
4
8
12
9
6
3
2
4
8
12
9
6
3
习 题
7.1,7.2,7.4
思考题,7.5
第七章结 束
