逻辑代数3
2.10逻辑函数的与非门线路实现通常逻辑函数用与、或、非门实现。
与非门是“万能门”,只用与非门就可实现任何数字系统。
证明：仅用与非门即可实现与、或、非运算。
1．非是一个输入的与非。
2．与是与非再倒相。
3．或是倒相再与非。
非
与
或
逻辑等效（p50）。（摩根公式）
与非和非或等效。
两级线路的与非实现。
将函数简化为最简积和形式。
例, 经卡诺图化简得：
表达式中每个积项用与非门表示，单变量项用非门表示，作为线路的 第一级。如将单变量取反，可不用非门，直接接入二级与非门。
将单个的非或门用与非门表示，作为线路的第二级。
多级线路的与非门实现：
将线路中所有与门转换为与非门。
将线路中所有或门转换为非或门。
核对反相圈。如同一条线上没有二圈抵消，插入非门，或输入求补。
例：实现函数
与或门实现,
与非门实现：
2．11逻辑函数的或非实现或非门是另一“万能门”。
与用与非门线路实现对偶。
或非门实现非、或、与：
倒相
或
与
或非和非与逻辑等效。
二级线路的或非实现函数化简为和积形式用或非门代替或门。
用非与门代替与门。
核对反相圈。无对消者加反相门或输入变量反相。
例,
多级线路与或转或非实现所有或门变为或非门。
所有与门变为非与门。
核对反相圈。无对消者加反相门或输入变量反相。
例,
2．12集成逻辑电路 （参考书页P203－246）
数字电路与系统由集成电路构成。
集成电路简称IC（Intergrated Circuits），由硅晶体制作，也称芯片。
用朔料或陶瓷封装。
管脚数4、8、14到几百。
封装表面印有型号。
销售商出版数据手册，其中是对器件功能、参数、使用方法等的描述。现在基本可再网络站点得到。
集成门构成：逻辑运算；电平转换；输出。
集成电路的输出结构：
1．推拉结构。
S1S2总只有一个导通。
2．开路输出。线与。
3．三态输出。
S1S2同时断开。
总线。
MOS与CMOS门：金属氧化物半导体。电压控制器件。
工艺简单，集成度高，功耗低，速度提高，主流器件。可作传输门。
传输门（transmission）
CMOS逻辑电路。电子开关。
C=1,C=O 开关通。
C=0,C=1 开关断。（三态）。
A
C
TG1
TG0
F
0
0
断
通
0
0
1
通
断
1
1
0
断
通
1
1
1
通
断
0
传输门异或集成电路主要特性及参数：(参考书页P215－220)
1．逻辑电平：
输出高电平（Voh）：输出高电平时允许的最低电平。（TTL 2.4v）。
输出低电平（VOL）：输出低电平时允许的最高电平。（TTL 0.4v）。
输入低电平（VIL）：可被集成电路确认为输入低电平的最高电平。（TTL 0.8v）。
输入高电平（VIH）：可被集成电路确认为输入高电平的最低电平。（TTL 2.0v）。
阈值电平（Vth）：粗略的逻辑转换电平。
注意：级连的电平匹配。前级Voh大于后级VIH；前级VOL小于后级VIL。
2．输入输出电流：
输出高电平电流（IOH）：输出高电平时可输出的最大电流。(74LS00 400uA)。
输入高电平电流（IIH）：输入高电平时注入的最大电流。（74LS00 20uA）。
输出低电平电流（iOL）：输出低电平时可注入的最大电流。（74LS00 8mA）。
输入低电平电流（iIL）：输入低电平时输入端流出的最大电流。（74LS00 0.4mA）。
注意：级连电流驱动。输出iOL应大于输入iIL之和。输入开路等效逻辑1，应接确定逻辑电位。
3．扇入（Fan-in）：一个门的输入变量数。
4．扇出（Fan-out）：不损害性能所能驱动的标准负载数。（TTL由iOL/iIL决定）。
5．噪声容限（Noise margin）：在正常的输入电压值上填加的最大的外部噪声电压而不引起电路输出逻辑的改变。
高电平噪声容限VNH（＝VOH－VIH）。
低电平噪声容限VNL（＝VIL－VOL）。
（TTL的VNH＝VNL＝0.4V，CMOS的VNH＝0.94V,
VNL＝1V)
6.功耗（Power dissipation）:被门消耗的电能。
7.传输延时（Propagation delay）：信号从输入传输到输出的延迟时间。反比于工作速度。
定义：tpd＝max（tPHL，tPLH）。
集成电路按集成度分类：
Small-scale integrated （SSI）
少于10门。
Medium-scale integrated （MSI）
10－100门。
Large-scale integrated (LSI)
100－几百门。
Very large-scale integrated (VLSI)
几百－100百万以上。
集成电路按制造工艺分类：（参考书页P225－246）
RTL Resistor-transistor Logic
DTL Diode-transistor logic
TTL Transistor-transistor logic
ECL Emiter-coupled logic
MOS Metal-oxide semiconductor
CMOS Complementary Metal-oxide semiconductor
BiCMOS Bipolor complementary Metal-oxide semiconductor
GaAs Gallium-Arsenide
RTL、DTL早期逻辑系列，现已淘汰。
TTL使用数十年，现已衰退。
ECL高速系列，现已被CMOS超过。
MOS特点是高密度，CMOS是低功耗。
CMOS现是主流应用系列。
BiCMOS用于大电流和高速情况。
GaAs用于超高速情况。
2.10逻辑函数的与非门线路实现通常逻辑函数用与、或、非门实现。
与非门是“万能门”,只用与非门就可实现任何数字系统。
证明：仅用与非门即可实现与、或、非运算。
1．非是一个输入的与非。
2．与是与非再倒相。
3．或是倒相再与非。
非
与
或
逻辑等效（p50）。（摩根公式）
与非和非或等效。
两级线路的与非实现。
将函数简化为最简积和形式。
例, 经卡诺图化简得：
表达式中每个积项用与非门表示，单变量项用非门表示，作为线路的 第一级。如将单变量取反，可不用非门，直接接入二级与非门。
将单个的非或门用与非门表示，作为线路的第二级。
多级线路的与非门实现：
将线路中所有与门转换为与非门。
将线路中所有或门转换为非或门。
核对反相圈。如同一条线上没有二圈抵消，插入非门，或输入求补。
例：实现函数
与或门实现,
与非门实现：
2．11逻辑函数的或非实现或非门是另一“万能门”。
与用与非门线路实现对偶。
或非门实现非、或、与：
倒相
或
与
或非和非与逻辑等效。
二级线路的或非实现函数化简为和积形式用或非门代替或门。
用非与门代替与门。
核对反相圈。无对消者加反相门或输入变量反相。
例,
多级线路与或转或非实现所有或门变为或非门。
所有与门变为非与门。
核对反相圈。无对消者加反相门或输入变量反相。
例,
2．12集成逻辑电路 （参考书页P203－246）
数字电路与系统由集成电路构成。
集成电路简称IC（Intergrated Circuits），由硅晶体制作，也称芯片。
用朔料或陶瓷封装。
管脚数4、8、14到几百。
封装表面印有型号。
销售商出版数据手册，其中是对器件功能、参数、使用方法等的描述。现在基本可再网络站点得到。
集成门构成：逻辑运算；电平转换；输出。
集成电路的输出结构：
1．推拉结构。
S1S2总只有一个导通。
2．开路输出。线与。
3．三态输出。
S1S2同时断开。
总线。
MOS与CMOS门：金属氧化物半导体。电压控制器件。
工艺简单，集成度高，功耗低，速度提高，主流器件。可作传输门。
传输门（transmission）
CMOS逻辑电路。电子开关。
C=1,C=O 开关通。
C=0,C=1 开关断。（三态）。
A
C
TG1
TG0
F
0
0
断
通
0
0
1
通
断
1
1
0
断
通
1
1
1
通
断
0
传输门异或集成电路主要特性及参数：(参考书页P215－220)
1．逻辑电平：
输出高电平（Voh）：输出高电平时允许的最低电平。（TTL 2.4v）。
输出低电平（VOL）：输出低电平时允许的最高电平。（TTL 0.4v）。
输入低电平（VIL）：可被集成电路确认为输入低电平的最高电平。（TTL 0.8v）。
输入高电平（VIH）：可被集成电路确认为输入高电平的最低电平。（TTL 2.0v）。
阈值电平（Vth）：粗略的逻辑转换电平。
注意：级连的电平匹配。前级Voh大于后级VIH；前级VOL小于后级VIL。
2．输入输出电流：
输出高电平电流（IOH）：输出高电平时可输出的最大电流。(74LS00 400uA)。
输入高电平电流（IIH）：输入高电平时注入的最大电流。（74LS00 20uA）。
输出低电平电流（iOL）：输出低电平时可注入的最大电流。（74LS00 8mA）。
输入低电平电流（iIL）：输入低电平时输入端流出的最大电流。（74LS00 0.4mA）。
注意：级连电流驱动。输出iOL应大于输入iIL之和。输入开路等效逻辑1，应接确定逻辑电位。
3．扇入（Fan-in）：一个门的输入变量数。
4．扇出（Fan-out）：不损害性能所能驱动的标准负载数。（TTL由iOL/iIL决定）。
5．噪声容限（Noise margin）：在正常的输入电压值上填加的最大的外部噪声电压而不引起电路输出逻辑的改变。
高电平噪声容限VNH（＝VOH－VIH）。
低电平噪声容限VNL（＝VIL－VOL）。
（TTL的VNH＝VNL＝0.4V，CMOS的VNH＝0.94V,
VNL＝1V)
6.功耗（Power dissipation）:被门消耗的电能。
7.传输延时（Propagation delay）：信号从输入传输到输出的延迟时间。反比于工作速度。
定义：tpd＝max（tPHL，tPLH）。
集成电路按集成度分类：
Small-scale integrated （SSI）
少于10门。
Medium-scale integrated （MSI）
10－100门。
Large-scale integrated (LSI)
100－几百门。
Very large-scale integrated (VLSI)
几百－100百万以上。
集成电路按制造工艺分类：（参考书页P225－246）
RTL Resistor-transistor Logic
DTL Diode-transistor logic
TTL Transistor-transistor logic
ECL Emiter-coupled logic
MOS Metal-oxide semiconductor
CMOS Complementary Metal-oxide semiconductor
BiCMOS Bipolor complementary Metal-oxide semiconductor
GaAs Gallium-Arsenide
RTL、DTL早期逻辑系列，现已淘汰。
TTL使用数十年，现已衰退。
ECL高速系列，现已被CMOS超过。
MOS特点是高密度，CMOS是低功耗。
CMOS现是主流应用系列。
BiCMOS用于大电流和高速情况。
GaAs用于超高速情况。
