2009年 8月 21日星期五 第九章 半导体存储器 1
第 9章 半导体存储器一、半导体存储器概念
2.存取速度三、分类二、重要指标
1.存储量
1.按存取方式分类
2009年 8月 21日星期五 第九章 半导体存储器 2
第一节 只读存储器（ ROM）
2.按使用器件类型来分一,ROM的分类
1.按存储内容写入方式来分四,ROM的逻辑关系二,ROM的结构三,ROM的工作原理
1.属于组合逻辑电路
2.阵列图
2009年 8月 21日星期五 第九章 半导体存储器 3
五,ROM的应用六、固定 ROM(MROM)
1.实现组合逻辑函数
2.字符发生器
(1) UVEPROM
七、可编辑只读存储器 (PROM)
八、可改写可编程只读存储器 (EPROM)
(2) E2PROM
九、快闪存储器
2009年 8月 21日星期五 第九章 半导体存储器 4
第二节 随机存储器 (RAM)
1.位扩展一、静态 RAM(SRAM)
二、存储容量的扩展
2.字扩展三、动态 RAM(DRAM)
2009年 8月 21日星期五 第九章 半导体存储器 5
第 9章 半导体存储器一、半导体存储器概念：
2.存取速度二、重要指标三、分类
1.存储量,字数 N × 位数 M
如 1K容量通常指 1024 × 8 bit
*高速 RAM的存取时间仅 10ns左右
2009年 8月 21日星期五 第九章 半导体存储器 6
1.按存取方式分类：
串行存储器 (SAM),Sequential Access Memory
只读存储器 (ROM),Read Only Memory
随机存储器 (RAM),Random Access Memory
FIFO型 例：前述的单向移位寄存器
FILO型 例：前述的双向移位寄存器
2009年 8月 21日星期五 第九章 半导体存储器 7
第一节 只读存储器（ ROM）
一,ROM的分类：
1.按存储内容写入方式来分：
固定 ROM(MROM)
可擦可编程 ROM(EPROM)
可编程 ROM(PROM）
UVEPROM
E2PROM
FLASH MEMORY
2009年 8月 21日星期五 第九章 半导体存储器 8
2.按使用器件类型来分二极管 ROM
MOS型三极管 ROM
双极型三极管 ROM
二,ROM的结构,
地址译码器、存储单元矩阵、输出电路
2009年 8月 21日星期五 第九章 半导体存储器 9
存储矩阵
M× N
输出电路
b0 b1 … b N-1
D0 D1 … D N-1
地址译码器
W0
…
A0
图 9.1.1 ROM的结构框图
W1
WM-1
…A1
AK
2009年 8月 21日星期五 第九章 半导体存储器 10
结论：存 1，字线 W和位线 b间接二极管；
存 0，字线 W和位线 b间不接二极管。
三,ROM的工作原理
2009年 8月 21日星期五 第九章 半导体存储器 11
1
1
D3
D2
D1
1 D0
驱动器输出电路存储矩阵地址译码器
b3
b2
b1
b0
字线 W0 W1 W2 W3
1
1
1
位线
VCC
A1
A0
图 9.1.2 4× 4
位二极管 ROM
2009年 8月 21日星期五 第九章 半导体存储器 12
表 9.1.1 图 9.1.2的地址输入与输出状态对应关系地址输入选中字线
ROM输出
A1 A0 D3 D2 D1 D0
0 0 W0 1 0 1 0
0 1 W1 1 1 1 0
1 0 W2 0 1 0 1
1 1 W3 1 1 0 1
2009年 8月 21日星期五 第九章 半导体存储器 13
四,ROM的逻辑关系：
1.属于组合逻辑电路译码器部分的输出变量和输入变量（包括原变量和反变量 ） 构成,与,的关系 。
存储矩阵和输出电路部分的输出变量和存储矩阵的输入变量构成,或,的关系 。
2.进行 ROM电路的分析和设计，常用 阵列图 来表示 ROM的结构
2009年 8月 21日星期五 第九章 半导体存储器 14
D0
D1
A1
A0
图 9.1.3 ROM的阵列图
A1
A0
W0 W3W2W1
D2
D3
与阵列或阵列
2009年 8月 21日星期五 第九章 半导体存储器 15
“黑点”代表输入、输出间应具有的逻辑关系
（“与”或者“或”） （在存储矩阵中，表示交叉 处有二极管。）
五,ROM的应用
1.实现组合逻辑函数例 9.1.1 试用 ROM实现如下组合逻辑函数。
CBABF
CAABF
2
1
2009年 8月 21日星期五 第九章 半导体存储器 16
首先应将以上两个逻辑函数化成由最小项组成的标准“与 -或”式,即解,
CBACBACABA B CF
BCACBACABA B CF
2
1
采用有 3位地址码,2位数据输出的 8字节 × 2
位 ROM。将 A,B,C3个变量分别接至地址输入端 A2A1A0。按逻辑函数要求存入相应数据,即可在数据输出端 D0,D1得到 F1和 F2,其
2009年 8月 21日星期五 第九章 半导体存储器 17
ROM 阵列如图 9.1.9所示
1
1
1
(D1)
(D0)
F2
F1
A
B
C
0m 7mA
B
C
图 9.1.9 例 9.1.1ROM 阵列
2009年 8月 21日星期五 第九章 半导体存储器 18
例 9.1.2 试用 ROM设计一个 8421 BCD码 7段显示译码器电路，其真值表如表 9.1.2所示。
解,由真值表可见，应取用输入地址为 4位，输出数据为 7位的 16 字节 × 7位 ROM。
可根据真值表直接画出 ROM的阵列图，而不需要列出逻辑式。
2009年 8月 21日星期五 第九章 半导体存储器 19
Q3 Q2 Q1 Q0 a b c d e f g 显示
0 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1 1 0 0 1 1 1 1 1
0 0 1 0 0 0 1 0 0 1 0 2
0 0 1 1 0 0 0 0 1 1 0 3
0 1 0 0 1 0 0 1 1 0 0 4
0 1 0 1 0 1 0 0 1 0 0 5
0 1 1 0 0 1 0 0 0 0 0 6
0 1 1 1 0 0 0 1 1 1 1 7
1 0 0 0 0 0 0 0 0 0 0 8
1 0 0 1 0 0 0 0 1 0 0 9
表 9.1.2 8421BCD码 7段显示译码器电路的真值表
2009年 8月 21日星期五 第九章 半导体存储器 20
（[
]
）
与阵列译码器
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
a b c d e f g
（ Q0）
（ Q1）
（ Q2）
（ Q3）
A0
A1
A2
A3
m0
m15
图 9.1.10 例 9.1.2 ROM阵列
2009年 8月 21日星期五 第九章 半导体存储器 21
2.字符发生器地址译码器
012 AAA
012 AAA
012 AAA
012 AAA
012 AAA
012 AAA
D0
A2
A1
A0
输出缓冲器
D1D2D3D4
012 AAA
图 9.1.11 ROM显示矩阵结构图
2009年 8月 21日星期五 第九章 半导体存储器 22
六、固定 ROM(MROM:Mask ROM)
七、可编辑只读存储器 (PROM:Programmable ROM)
八、可改写可编程只读存储器 (EPROM)
(1) UVEPROM (Ultraviolet Erasable Programmable ROM)
2009年 8月 21日星期五 第九章 半导体存储器 23
字线 Wi
Vcc
位线 Yi
熔丝图 9.1.4 PROM存储单元双极型晶体三极管
2009年 8月 21日星期五 第九章 半导体存储器 24
存储单元用 叠栅注入 MOS管 构成（ SIMOS）
写入：利用雪崩击穿；擦除：利用紫外线。
字线 Wi
位线 Yi
D
SG
图 9.1.5 UVEPROM存储单元
MOS型晶体三极管选择栅浮置栅典型产品如,intel 2716 (2K?8),intel 2732 (4K?8) 。
2009年 8月 21日星期五 第九章 半导体存储器 25
(2) E2PROM (Electrically- Erasable Programmable ROM)
存储单元由一只普通的 N沟道增强型 MOS管，
和一只 Flotox管组成。
写入,擦除,利用隧道效应。
字线 Wi
位线 YiT2
T1
G
图 9.1.6 E2PROM存储单元
MOS型晶体三极管控制栅浮置栅典型产品如,intel 2864 (8K?8) 。
2009年 8月 21日星期五 第九章 半导体存储器 26
(3) 快闪存储器 (Flash Memory)
集中了 UVEPROM和 E2PROM的优点。
写入时利用 雪崩击穿 ； 擦除时利用 隧道效应 。
字线 Wi
位线 Yi
USS
图 9.1.6 E2PROM存储单元
2009年 8月 21日星期五 第九章 半导体存储器 27
第二节 随机存储器 (RAM)
根据存储单元的工作原理，可分
SRAM （ Static Random Access Memory）
DRAM （ Dynamic Random Access Memory ）
一、静态 RAM(SRAM)
靠 触发器 的自保功能存储数据，一旦电源断开，
所存信息丢失。
2009年 8月 21日星期五 第九章 半导体存储器 28
X0
X1
X2
X3
X31
X30
Y0 Y1 Y7
列 译 码 器行译码器
A5 A6 A7
A0
A1
A2
A3
A4
R/W控制电路读 /写 R/W片选 CS I/O
图 9.2.1 RAM结构示意图
2009年 8月 21日星期五 第九章 半导体存储器 29
与 ROM相比，多了读 /写 (R/W)端。
&
&
R/W
I/O
CS
D
D
EN
1G
EN
2G
EN
3G
4G
5G
存储矩阵及地址译码电路地址线图 9.2.3 片选与读 /写控制电路
2009年 8月 21日星期五 第九章 半导体存储器 30
二、存储容量的扩展
1.位扩展 810 24410 24
D0D1D2D3D4D5D6D7
CSR/WAA 09 L
0A
W/R
CS
9A
2114（ I）
数据输出
CSR/WAA 09 L
2114（ Ⅱ ）
图 9.2.6 2114芯片位扩展
D0D1D2D3 D0D1D2D3
2009年 8月 21日星期五 第九章 半导体存储器 31
2.字扩展 440 9 6410 2 4
表 9.2.1 地址码与 地址范围 的关系
A11 A10 选中片号 对应 地址范围
0 0 2114(1) 0～ 1023
0 1 2114(2) 1024～ 2047
1 0 2114(3) 2048～ 3071
1 1 2114(4) 3072～ 4095
2009年 8月 21日星期五 第九章 半导体存储器 32
图 9.2.7 2114芯片字扩展
2-4
译码器
CSR/WAA 09L
2114（ 3）
D0D1D2D3
CSR/WAA 09L
2114（ 4）
D0D1D2D3
CSR/WAA 09L
2114（ 1）
D0D1D2D3
CSR/WAA 09L
2114（ 2）
D0D1D2D3
A10
A11
R/W
A9… A 0
A11 A10
A11 A10
A11 A10
A11 A10
D3… D 0
2009年 8月 21日星期五 第九章 半导体存储器 33
例 9.2.1试用 1K × 4位 2114RAM扩展一个 4K
× 8位的存储器。
解,（ 1） 确定芯片数：
（片）84814 KKN
（ 2）确定地址线数 D
（ 3）用 8片 1K × 4位 2114RAM芯片，经字位扩展构成的存储电路如图 9.2.8所示。
2D = 4096,D=12。
2009年 8月 21日星期五 第九章 半导体存储器 34
CSR/W
A
A
0
9L
2114（ 7）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 5）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 3）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 1）
D0D3 …
…
L
CSR/W
A
A
0
9L
2114（ 8）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 6）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 4）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 2）
D0D3 …
…
L
2-4
译码器
A10
A11
R/W
A9 …A 0
D3…D 0
D7…D 4
Y3
Y2
Y1
Y0
图 9.2.8 2114RAM的字位扩展
2009年 8月 21日星期五 第九章 半导体存储器 35
三、动态 RAM(DRAM)
靠 MOS管栅极电容或 MOS电容 的暂存电荷功能存储数据，由于电容的容量很小，且存在漏电流，需不断地进行 刷新 。
字线 Wi
位线 YiT
CBCS
图 9.2.9 单管 MOS动态存储单元
2009年 8月 21日星期五 第九章 半导体存储器 36
作业题
9.2
9.6
9.7
第 9章 半导体存储器一、半导体存储器概念
2.存取速度三、分类二、重要指标
1.存储量
1.按存取方式分类
2009年 8月 21日星期五 第九章 半导体存储器 2
第一节 只读存储器（ ROM）
2.按使用器件类型来分一,ROM的分类
1.按存储内容写入方式来分四,ROM的逻辑关系二,ROM的结构三,ROM的工作原理
1.属于组合逻辑电路
2.阵列图
2009年 8月 21日星期五 第九章 半导体存储器 3
五,ROM的应用六、固定 ROM(MROM)
1.实现组合逻辑函数
2.字符发生器
(1) UVEPROM
七、可编辑只读存储器 (PROM)
八、可改写可编程只读存储器 (EPROM)
(2) E2PROM
九、快闪存储器
2009年 8月 21日星期五 第九章 半导体存储器 4
第二节 随机存储器 (RAM)
1.位扩展一、静态 RAM(SRAM)
二、存储容量的扩展
2.字扩展三、动态 RAM(DRAM)
2009年 8月 21日星期五 第九章 半导体存储器 5
第 9章 半导体存储器一、半导体存储器概念：
2.存取速度二、重要指标三、分类
1.存储量,字数 N × 位数 M
如 1K容量通常指 1024 × 8 bit
*高速 RAM的存取时间仅 10ns左右
2009年 8月 21日星期五 第九章 半导体存储器 6
1.按存取方式分类：
串行存储器 (SAM),Sequential Access Memory
只读存储器 (ROM),Read Only Memory
随机存储器 (RAM),Random Access Memory
FIFO型 例：前述的单向移位寄存器
FILO型 例：前述的双向移位寄存器
2009年 8月 21日星期五 第九章 半导体存储器 7
第一节 只读存储器（ ROM）
一,ROM的分类：
1.按存储内容写入方式来分：
固定 ROM(MROM)
可擦可编程 ROM(EPROM)
可编程 ROM(PROM）
UVEPROM
E2PROM
FLASH MEMORY
2009年 8月 21日星期五 第九章 半导体存储器 8
2.按使用器件类型来分二极管 ROM
MOS型三极管 ROM
双极型三极管 ROM
二,ROM的结构,
地址译码器、存储单元矩阵、输出电路
2009年 8月 21日星期五 第九章 半导体存储器 9
存储矩阵
M× N
输出电路
b0 b1 … b N-1
D0 D1 … D N-1
地址译码器
W0
…
A0
图 9.1.1 ROM的结构框图
W1
WM-1
…A1
AK
2009年 8月 21日星期五 第九章 半导体存储器 10
结论：存 1，字线 W和位线 b间接二极管；
存 0，字线 W和位线 b间不接二极管。
三,ROM的工作原理
2009年 8月 21日星期五 第九章 半导体存储器 11
1
1
D3
D2
D1
1 D0
驱动器输出电路存储矩阵地址译码器
b3
b2
b1
b0
字线 W0 W1 W2 W3
1
1
1
位线
VCC
A1
A0
图 9.1.2 4× 4
位二极管 ROM
2009年 8月 21日星期五 第九章 半导体存储器 12
表 9.1.1 图 9.1.2的地址输入与输出状态对应关系地址输入选中字线
ROM输出
A1 A0 D3 D2 D1 D0
0 0 W0 1 0 1 0
0 1 W1 1 1 1 0
1 0 W2 0 1 0 1
1 1 W3 1 1 0 1
2009年 8月 21日星期五 第九章 半导体存储器 13
四,ROM的逻辑关系：
1.属于组合逻辑电路译码器部分的输出变量和输入变量（包括原变量和反变量 ） 构成,与,的关系 。
存储矩阵和输出电路部分的输出变量和存储矩阵的输入变量构成,或,的关系 。
2.进行 ROM电路的分析和设计，常用 阵列图 来表示 ROM的结构
2009年 8月 21日星期五 第九章 半导体存储器 14
D0
D1
A1
A0
图 9.1.3 ROM的阵列图
A1
A0
W0 W3W2W1
D2
D3
与阵列或阵列
2009年 8月 21日星期五 第九章 半导体存储器 15
“黑点”代表输入、输出间应具有的逻辑关系
（“与”或者“或”） （在存储矩阵中，表示交叉 处有二极管。）
五,ROM的应用
1.实现组合逻辑函数例 9.1.1 试用 ROM实现如下组合逻辑函数。
CBABF
CAABF
2
1
2009年 8月 21日星期五 第九章 半导体存储器 16
首先应将以上两个逻辑函数化成由最小项组成的标准“与 -或”式,即解,
CBACBACABA B CF
BCACBACABA B CF
2
1
采用有 3位地址码,2位数据输出的 8字节 × 2
位 ROM。将 A,B,C3个变量分别接至地址输入端 A2A1A0。按逻辑函数要求存入相应数据,即可在数据输出端 D0,D1得到 F1和 F2,其
2009年 8月 21日星期五 第九章 半导体存储器 17
ROM 阵列如图 9.1.9所示
1
1
1
(D1)
(D0)
F2
F1
A
B
C
0m 7mA
B
C
图 9.1.9 例 9.1.1ROM 阵列
2009年 8月 21日星期五 第九章 半导体存储器 18
例 9.1.2 试用 ROM设计一个 8421 BCD码 7段显示译码器电路，其真值表如表 9.1.2所示。
解,由真值表可见，应取用输入地址为 4位，输出数据为 7位的 16 字节 × 7位 ROM。
可根据真值表直接画出 ROM的阵列图，而不需要列出逻辑式。
2009年 8月 21日星期五 第九章 半导体存储器 19
Q3 Q2 Q1 Q0 a b c d e f g 显示
0 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1 1 0 0 1 1 1 1 1
0 0 1 0 0 0 1 0 0 1 0 2
0 0 1 1 0 0 0 0 1 1 0 3
0 1 0 0 1 0 0 1 1 0 0 4
0 1 0 1 0 1 0 0 1 0 0 5
0 1 1 0 0 1 0 0 0 0 0 6
0 1 1 1 0 0 0 1 1 1 1 7
1 0 0 0 0 0 0 0 0 0 0 8
1 0 0 1 0 0 0 0 1 0 0 9
表 9.1.2 8421BCD码 7段显示译码器电路的真值表
2009年 8月 21日星期五 第九章 半导体存储器 20
（[
]
）
与阵列译码器
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
0123 AAAA
a b c d e f g
（ Q0）
（ Q1）
（ Q2）
（ Q3）
A0
A1
A2
A3
m0
m15
图 9.1.10 例 9.1.2 ROM阵列
2009年 8月 21日星期五 第九章 半导体存储器 21
2.字符发生器地址译码器
012 AAA
012 AAA
012 AAA
012 AAA
012 AAA
012 AAA
D0
A2
A1
A0
输出缓冲器
D1D2D3D4
012 AAA
图 9.1.11 ROM显示矩阵结构图
2009年 8月 21日星期五 第九章 半导体存储器 22
六、固定 ROM(MROM:Mask ROM)
七、可编辑只读存储器 (PROM:Programmable ROM)
八、可改写可编程只读存储器 (EPROM)
(1) UVEPROM (Ultraviolet Erasable Programmable ROM)
2009年 8月 21日星期五 第九章 半导体存储器 23
字线 Wi
Vcc
位线 Yi
熔丝图 9.1.4 PROM存储单元双极型晶体三极管
2009年 8月 21日星期五 第九章 半导体存储器 24
存储单元用 叠栅注入 MOS管 构成（ SIMOS）
写入：利用雪崩击穿；擦除：利用紫外线。
字线 Wi
位线 Yi
D
SG
图 9.1.5 UVEPROM存储单元
MOS型晶体三极管选择栅浮置栅典型产品如,intel 2716 (2K?8),intel 2732 (4K?8) 。
2009年 8月 21日星期五 第九章 半导体存储器 25
(2) E2PROM (Electrically- Erasable Programmable ROM)
存储单元由一只普通的 N沟道增强型 MOS管，
和一只 Flotox管组成。
写入,擦除,利用隧道效应。
字线 Wi
位线 YiT2
T1
G
图 9.1.6 E2PROM存储单元
MOS型晶体三极管控制栅浮置栅典型产品如,intel 2864 (8K?8) 。
2009年 8月 21日星期五 第九章 半导体存储器 26
(3) 快闪存储器 (Flash Memory)
集中了 UVEPROM和 E2PROM的优点。
写入时利用 雪崩击穿 ； 擦除时利用 隧道效应 。
字线 Wi
位线 Yi
USS
图 9.1.6 E2PROM存储单元
2009年 8月 21日星期五 第九章 半导体存储器 27
第二节 随机存储器 (RAM)
根据存储单元的工作原理，可分
SRAM （ Static Random Access Memory）
DRAM （ Dynamic Random Access Memory ）
一、静态 RAM(SRAM)
靠 触发器 的自保功能存储数据，一旦电源断开，
所存信息丢失。
2009年 8月 21日星期五 第九章 半导体存储器 28
X0
X1
X2
X3
X31
X30
Y0 Y1 Y7
列 译 码 器行译码器
A5 A6 A7
A0
A1
A2
A3
A4
R/W控制电路读 /写 R/W片选 CS I/O
图 9.2.1 RAM结构示意图
2009年 8月 21日星期五 第九章 半导体存储器 29
与 ROM相比，多了读 /写 (R/W)端。
&
&
R/W
I/O
CS
D
D
EN
1G
EN
2G
EN
3G
4G
5G
存储矩阵及地址译码电路地址线图 9.2.3 片选与读 /写控制电路
2009年 8月 21日星期五 第九章 半导体存储器 30
二、存储容量的扩展
1.位扩展 810 24410 24
D0D1D2D3D4D5D6D7
CSR/WAA 09 L
0A
W/R
CS
9A
2114（ I）
数据输出
CSR/WAA 09 L
2114（ Ⅱ ）
图 9.2.6 2114芯片位扩展
D0D1D2D3 D0D1D2D3
2009年 8月 21日星期五 第九章 半导体存储器 31
2.字扩展 440 9 6410 2 4
表 9.2.1 地址码与 地址范围 的关系
A11 A10 选中片号 对应 地址范围
0 0 2114(1) 0～ 1023
0 1 2114(2) 1024～ 2047
1 0 2114(3) 2048～ 3071
1 1 2114(4) 3072～ 4095
2009年 8月 21日星期五 第九章 半导体存储器 32
图 9.2.7 2114芯片字扩展
2-4
译码器
CSR/WAA 09L
2114（ 3）
D0D1D2D3
CSR/WAA 09L
2114（ 4）
D0D1D2D3
CSR/WAA 09L
2114（ 1）
D0D1D2D3
CSR/WAA 09L
2114（ 2）
D0D1D2D3
A10
A11
R/W
A9… A 0
A11 A10
A11 A10
A11 A10
A11 A10
D3… D 0
2009年 8月 21日星期五 第九章 半导体存储器 33
例 9.2.1试用 1K × 4位 2114RAM扩展一个 4K
× 8位的存储器。
解,（ 1） 确定芯片数：
（片）84814 KKN
（ 2）确定地址线数 D
（ 3）用 8片 1K × 4位 2114RAM芯片，经字位扩展构成的存储电路如图 9.2.8所示。
2D = 4096,D=12。
2009年 8月 21日星期五 第九章 半导体存储器 34
CSR/W
A
A
0
9L
2114（ 7）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 5）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 3）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 1）
D0D3 …
…
L
CSR/W
A
A
0
9L
2114（ 8）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 6）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 4）
D0D3 …
…
LCSR/W
A
A
0
9L
2114（ 2）
D0D3 …
…
L
2-4
译码器
A10
A11
R/W
A9 …A 0
D3…D 0
D7…D 4
Y3
Y2
Y1
Y0
图 9.2.8 2114RAM的字位扩展
2009年 8月 21日星期五 第九章 半导体存储器 35
三、动态 RAM(DRAM)
靠 MOS管栅极电容或 MOS电容 的暂存电荷功能存储数据，由于电容的容量很小，且存在漏电流，需不断地进行 刷新 。
字线 Wi
位线 YiT
CBCS
图 9.2.9 单管 MOS动态存储单元
2009年 8月 21日星期五 第九章 半导体存储器 36
作业题
9.2
9.6
9.7
