1
第四章 组合逻辑电路数字电路时序逻辑电路组合逻辑电路
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 3- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
组合电路
F
F
F
I
I
I
1
2
n n
1
2
其中,Ii 和 Fi 都是二值逻辑信号图 4.0.1
2
第一节 SSI构成的组合逻辑电路的分析和设计一、组合电路的分析
1.分析目的：确定电路实现的逻辑功能
2.分析步骤,
(1)从输入端开始，逐级推导出函数表达式 ;
(2)列真值表
3
(3)确定逻辑功能例 4.1.1 分析如图 4.1.1(a)所示的逻辑电路的逻辑功能。
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
&
&
&&
1
A
B
C
S
图 4.1.1(a)
4
解,(1)写出逻辑表达式输入 输出
A B C S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
(2) 列真值表
S = A AB B AB = A AB + B AB = AB + AB
C = AB = AB
(3) 确定逻辑功能
A,B 为一位二进制数,S为本位和,C为本位向高位的进位。
表 4.1.1
5
因此，此电路完成半加运算，是一个一位半加器
。半加器的逻辑符号如下图所示。
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b -2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o re r 9 9 S E \ L i b ra ry \ Y a ng H e n g X i n \ M y D e s i g n,d d bD ra w n B y:
CO
在进行信息传输时，为检测信息是否出错，常在信息后附加一个校验部分,校验和 。
图 4.1.1 (b)
6
例如，传输的信息为,China,，则校验和的求法如下,码元
C
h
i
n
a
ASCII
1000011
1101000
1101001
1101110
1100001
1001101
＋
校验和
7
全加运算
＋
101 被加数
111 加 数
111 进 位
1100 和半加运算全加运算
8
例 4.1.2 分析如图 4.1.2所示的逻辑电路的逻辑功能。
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
=1
=1
=1
F
D
D
D
D
1
2
3
4
图 4.1.2
9
解,
(1)写出逻辑表达式
(2) 列真值表
(3) 确定逻辑功能奇校验码产生电路
F = D1⊕ D2 ⊕ D3 ⊕ D4 = D1⊕ D2 ⊕ D3 ⊕ D4
= D1⊙ D2 ⊙ D3 ⊙ D4
10
输入 输出
D1 D2 D3 D4 F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
输入 输出
D1 D2 D3 D4 F
1 0 0 0 0
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
表 4.1.2
11
二、组合电路的设计
1.设计目的：确定满足一定逻辑功能的电路
2.设计步骤 （双轨输入情况下）
(1)列真值表；
(2)写最简表达式；
用 与非门 实现 写原函数 最简与或式例,F1 = AB + CD = AB ·CD
12
用 或非门 实现用 与或非门 实现写原函数 最简或与式写反函数 最简与或式例,F2 = (A+B) ·(C+D) = A+B + C+D
例,F3 = AB + C,则 F3 = AB + C
(3)画逻辑电路
13
例 4.1.3 试设计一个 1位全加器电路。
解,(1) 列真值表输 入 输 出
Ai Bi Ci-1 Ci Si
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
输 入 输 出
Ai Bi Ci-1 Ci Si
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
表 4.1.3
14
(2)写最简表达式；
111
110
10110100Ai
Bi Ci-1
(a) Si 的卡诺图
1111
10
10110100Ai
Bi Ci-1
(b) Ci 的卡诺图
S = Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1
C = Ai Bi + Bi Ci-1 + Ai Ci-1
图 4.1.3
15
变换 Si,Ci,可得：
S = Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1
= Ai (Bi Ci-1 + Bi Ci-1 )+ Ai (Bi Ci-1 + Bi Ci-1)
= Ai Bi ⊕ Ci-1 + Ai (Bi ⊕ Ci-1 )
= Ai ⊕ Bi ⊕ Ci-1
C = Ai Bi + Bi Ci-1 + Ai Ci-1
= AiBi +AiBiCi-1 +AiBiCi-1 +AiBiCi-1 +AiBiCi-1
= Ai Bi + ( Ai + Ai ) Bi Ci-1 +( Bi + Bi ) Ai Ci-1
= Ai Bi + Ci-1 ( Ai ⊕ Bi )
16
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
=1
=1
&
&
1
i
i
i
i
i - 1
A
B
C
C
S
图 4.1.4 (a) 全加器电路
(3)画逻辑电路，如下图 (a)所示。
17
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T itl e
N u m be r R e v i s io nS iz e
B
D a t e,1 4- F e b -2 0 02 S he e t o f
F ile,C,\ P r og r a m F il e s \D e s i gn E x p lo re r 9 9 S E \L ib ra ry \Y a ng H e n g X in \M y D e s ig n,d d bD ra w n B y:
COCI
图 4.1.4 (b) 全加器逻辑符号例 4.1.4 试设计一个 1位二进制数比较单元。
解：
(1) 列真值表
18
输 入 输 出
A B FA<B FA=B FA>B
0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0
(2)写最简表达式；
FA>B = AB
FA=B = A B + A B
FA<B = AB
表 4.1.4
19
(3)画逻辑电路
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
&
&
1
A
B
F
F
F
A < B
A = B
A > B
1
1
图 4.1.5
20
例 4.1.5 用最少的与非门实现函数 F = AB+BC。
解：由于函数已是最简与或式，直接将 F两次取反，得
F = AB + BC = AB ·BC
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
A
B
B
C
F
&
&
&
画逻辑电路图，如下图所示。
图 4.1.6
21
例 4.1.6 用与非门实现函数
F = AB + BC + BD + ABCD 。
解：由于函数已是最简与或式，直接将 F两次取反，
得
F = AB ·BC ·BD ·ABCD
画逻辑电路图，
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
&
&
&
&
&
A
B
B
C
B
D
D
A
B
C
F
如右图 (a)所示。 图 4.1.7 (a)
22
对函数还可做如下变换：
F = AB + BC + BD + ABCD
= B ( A + C + D ) + ABCD
= B ACD + ABCD
= B ACD · ABCD
相应的逻辑电路图，
如右图 (b)所示。
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
&
&
&
& F
A
A
B
B
C
C
D
D
图 4.1.7 (b)
23
最简的标准,
(1) 项数最少 (2) 每项中的变量数最少 (3)要求电路的工作速度较高时，优先考虑级数最少图 (a) 为 二 级 5与非门，图 (b) 为 三 级 4与非门。
图 (b)虽然门电路数少，但级数多，致使 工作速度慢 。
24
求函数的最简或与式，函数的卡诺图如下图所示：
例 4.1.7 用最少的或非门实现函数 F = AB+BC。
11101
00100
10110100A BC
解：
所以 F = (B + C)(A + B) = B + C + A + B
25
逻辑电路如下图所示：
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
1
1
1
F
B
B
C
A
求反函数的最简与或式，函数的卡诺图如下图所示：
例 4.1.8 用与或非门实现函数 F = AB+BC。
解：
图 4.1.8 (a)
26
11101
00100
10110100A BC 所以
F = B C + A B
F = B C + A B
逻辑电路如下图所示：
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
& 1
A
B
B
C
F
图 4.1.8 (b)
27
编码：在数字技术中，通常用二进制数码 0和 1构成的一组有序组合（称为代码）来表示各种对象
（如十进制数、字符等）。这一指定过程，称为编码。
第二节 中规模集成组合逻辑电路一、编码器
28
1,二进制编码器
2n个互不相同的状态
(1) 8—3线普通编码器
(共需 n位码元 )2n个代码
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 5- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
1
1
1
1
1
1
1
1
&
&
&
C
B
A
I
I
I
I
I
I
I
0
1
2
3
4
5
6
I
7
I0～ I7：输入端
A,B,C：输出端图 4.2.1
29
表 4.2.1 3位二进制编码器真值表输 入 输 出
I0 I1 I2 I3 I4 I5 I6 I7 A B C
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1
① 产生输入端十进制下标的 自然二进制码
② 输入端高电平（即逻辑,1”）
有效
30
(2) 8—3线优先编码器 74148
简化符号
0～ 7：输入端；
Y0 ～ Y2,输出端；
EN(Enable)：输入使能端；
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 5- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
0 1 2 3 4 5 6 7 EN
H P R I / B I N
Y Y Y Y Y0 1 2EN EX
YEX：输出有效标志端；
YEN：输出使能端；
74148各输入端、输出端都是 低电平 有效。
31
表 4.2.2 8—3线优先编码器 74148功能表
101 1 01 1 1 1 1 1 0?0
101 0 1 1 1 1 1 1 00
0
0
0
0
0
0
0
1
EN
使能输入
1 1 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
1 1 1
1 1 1
Y2 Y1 Y0
输 出
0
0
0
0
0
0
1
1
YEX
输出标志
11 1 1 0
11 1 0
11 0
11 1 1 1 0
11 1 1 1 1 1 1 0
10
01 1 1 1 1 1 1 1
1
YENI7 I6 I5 I4 I3 I2 I1 I0
使能输出输 入
① 产生输入端十进制下标的 自然二进制码的反码
② 输入端低电平（即逻辑,0”）
有效
32
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 5- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
0 1 2 3 4 5 6 7 EN
H P R I / B I N
Y Y Y Y Y0 1 2EN EX
0 1 2 3 4 5 6 7 EN
H P R I / B I N
Y Y Y Y Y0 1 2EN EX
( 1 ) ( 2 )
& & & &
Y Y Y Y Y
Y
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0 1 2 3
EX
EN
(3) 74148的级联当片 (2)处于编码状态时，
YEN=1，从而片 (1)不工作；
当片 (2)处于非编码状态时，
YEN=0，从而片 (1)工作；
图 4.2.3
33
2,二 —十进制优先编码器 74147
I1～ I9：输入端； Y0 ～ Y3,输出端；
74147各输入端、输出端都是 低电平 有效。
34
表 4.2.3 二 —十进制优先编码器 74147功能表
① 产生输入端十进制下标的
8421BCD码的反码
② 输入端低电平（即逻辑
,0”）有效0 1 1 0 0 0 1 1 1 0 1
1 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
Y3 Y2 Y1 Y0
输 出
0 1 1 1
0 1 1 1 1
0 1 1 1 1 1
0 1 1
1 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1
0 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1
I1 I2 I3 I4 I5 I6 I7 I8 I9
输 入
35
作业题
4.2
4.4
4.7 (3)
第四章 组合逻辑电路数字电路时序逻辑电路组合逻辑电路
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 3- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
组合电路
F
F
F
I
I
I
1
2
n n
1
2
其中,Ii 和 Fi 都是二值逻辑信号图 4.0.1
2
第一节 SSI构成的组合逻辑电路的分析和设计一、组合电路的分析
1.分析目的：确定电路实现的逻辑功能
2.分析步骤,
(1)从输入端开始，逐级推导出函数表达式 ;
(2)列真值表
3
(3)确定逻辑功能例 4.1.1 分析如图 4.1.1(a)所示的逻辑电路的逻辑功能。
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
&
&
&&
1
A
B
C
S
图 4.1.1(a)
4
解,(1)写出逻辑表达式输入 输出
A B C S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
(2) 列真值表
S = A AB B AB = A AB + B AB = AB + AB
C = AB = AB
(3) 确定逻辑功能
A,B 为一位二进制数,S为本位和,C为本位向高位的进位。
表 4.1.1
5
因此，此电路完成半加运算，是一个一位半加器
。半加器的逻辑符号如下图所示。
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b -2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o re r 9 9 S E \ L i b ra ry \ Y a ng H e n g X i n \ M y D e s i g n,d d bD ra w n B y:
CO
在进行信息传输时，为检测信息是否出错，常在信息后附加一个校验部分,校验和 。
图 4.1.1 (b)
6
例如，传输的信息为,China,，则校验和的求法如下,码元
C
h
i
n
a
ASCII
1000011
1101000
1101001
1101110
1100001
1001101
＋
校验和
7
全加运算
＋
101 被加数
111 加 数
111 进 位
1100 和半加运算全加运算
8
例 4.1.2 分析如图 4.1.2所示的逻辑电路的逻辑功能。
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
=1
=1
=1
F
D
D
D
D
1
2
3
4
图 4.1.2
9
解,
(1)写出逻辑表达式
(2) 列真值表
(3) 确定逻辑功能奇校验码产生电路
F = D1⊕ D2 ⊕ D3 ⊕ D4 = D1⊕ D2 ⊕ D3 ⊕ D4
= D1⊙ D2 ⊙ D3 ⊙ D4
10
输入 输出
D1 D2 D3 D4 F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
输入 输出
D1 D2 D3 D4 F
1 0 0 0 0
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
表 4.1.2
11
二、组合电路的设计
1.设计目的：确定满足一定逻辑功能的电路
2.设计步骤 （双轨输入情况下）
(1)列真值表；
(2)写最简表达式；
用 与非门 实现 写原函数 最简与或式例,F1 = AB + CD = AB ·CD
12
用 或非门 实现用 与或非门 实现写原函数 最简或与式写反函数 最简与或式例,F2 = (A+B) ·(C+D) = A+B + C+D
例,F3 = AB + C,则 F3 = AB + C
(3)画逻辑电路
13
例 4.1.3 试设计一个 1位全加器电路。
解,(1) 列真值表输 入 输 出
Ai Bi Ci-1 Ci Si
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
输 入 输 出
Ai Bi Ci-1 Ci Si
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
表 4.1.3
14
(2)写最简表达式；
111
110
10110100Ai
Bi Ci-1
(a) Si 的卡诺图
1111
10
10110100Ai
Bi Ci-1
(b) Ci 的卡诺图
S = Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1
C = Ai Bi + Bi Ci-1 + Ai Ci-1
图 4.1.3
15
变换 Si,Ci,可得：
S = Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1
= Ai (Bi Ci-1 + Bi Ci-1 )+ Ai (Bi Ci-1 + Bi Ci-1)
= Ai Bi ⊕ Ci-1 + Ai (Bi ⊕ Ci-1 )
= Ai ⊕ Bi ⊕ Ci-1
C = Ai Bi + Bi Ci-1 + Ai Ci-1
= AiBi +AiBiCi-1 +AiBiCi-1 +AiBiCi-1 +AiBiCi-1
= Ai Bi + ( Ai + Ai ) Bi Ci-1 +( Bi + Bi ) Ai Ci-1
= Ai Bi + Ci-1 ( Ai ⊕ Bi )
16
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
=1
=1
&
&
1
i
i
i
i
i - 1
A
B
C
C
S
图 4.1.4 (a) 全加器电路
(3)画逻辑电路，如下图 (a)所示。
17
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T itl e
N u m be r R e v i s io nS iz e
B
D a t e,1 4- F e b -2 0 02 S he e t o f
F ile,C,\ P r og r a m F il e s \D e s i gn E x p lo re r 9 9 S E \L ib ra ry \Y a ng H e n g X in \M y D e s ig n,d d bD ra w n B y:
COCI
图 4.1.4 (b) 全加器逻辑符号例 4.1.4 试设计一个 1位二进制数比较单元。
解：
(1) 列真值表
18
输 入 输 出
A B FA<B FA=B FA>B
0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0
(2)写最简表达式；
FA>B = AB
FA=B = A B + A B
FA<B = AB
表 4.1.4
19
(3)画逻辑电路
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
&
&
1
A
B
F
F
F
A < B
A = B
A > B
1
1
图 4.1.5
20
例 4.1.5 用最少的与非门实现函数 F = AB+BC。
解：由于函数已是最简与或式，直接将 F两次取反，得
F = AB + BC = AB ·BC
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
A
B
B
C
F
&
&
&
画逻辑电路图，如下图所示。
图 4.1.6
21
例 4.1.6 用与非门实现函数
F = AB + BC + BD + ABCD 。
解：由于函数已是最简与或式，直接将 F两次取反，
得
F = AB ·BC ·BD ·ABCD
画逻辑电路图，
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
&
&
&
&
&
A
B
B
C
B
D
D
A
B
C
F
如右图 (a)所示。 图 4.1.7 (a)
22
对函数还可做如下变换：
F = AB + BC + BD + ABCD
= B ( A + C + D ) + ABCD
= B ACD + ABCD
= B ACD · ABCD
相应的逻辑电路图，
如右图 (b)所示。
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
&
&
&
& F
A
A
B
B
C
C
D
D
图 4.1.7 (b)
23
最简的标准,
(1) 项数最少 (2) 每项中的变量数最少 (3)要求电路的工作速度较高时，优先考虑级数最少图 (a) 为 二 级 5与非门，图 (b) 为 三 级 4与非门。
图 (b)虽然门电路数少，但级数多，致使 工作速度慢 。
24
求函数的最简或与式，函数的卡诺图如下图所示：
例 4.1.7 用最少的或非门实现函数 F = AB+BC。
11101
00100
10110100A BC
解：
所以 F = (B + C)(A + B) = B + C + A + B
25
逻辑电路如下图所示：
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
1
1
1
F
B
B
C
A
求反函数的最简与或式，函数的卡诺图如下图所示：
例 4.1.8 用与或非门实现函数 F = AB+BC。
解：
图 4.1.8 (a)
26
11101
00100
10110100A BC 所以
F = B C + A B
F = B C + A B
逻辑电路如下图所示：
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
& 1
A
B
B
C
F
图 4.1.8 (b)
27
编码：在数字技术中，通常用二进制数码 0和 1构成的一组有序组合（称为代码）来表示各种对象
（如十进制数、字符等）。这一指定过程，称为编码。
第二节 中规模集成组合逻辑电路一、编码器
28
1,二进制编码器
2n个互不相同的状态
(1) 8—3线普通编码器
(共需 n位码元 )2n个代码
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 5- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
1
1
1
1
1
1
1
1
&
&
&
C
B
A
I
I
I
I
I
I
I
0
1
2
3
4
5
6
I
7
I0～ I7：输入端
A,B,C：输出端图 4.2.1
29
表 4.2.1 3位二进制编码器真值表输 入 输 出
I0 I1 I2 I3 I4 I5 I6 I7 A B C
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1
① 产生输入端十进制下标的 自然二进制码
② 输入端高电平（即逻辑,1”）
有效
30
(2) 8—3线优先编码器 74148
简化符号
0～ 7：输入端；
Y0 ～ Y2,输出端；
EN(Enable)：输入使能端；
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 5- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD a w n B y:
0 1 2 3 4 5 6 7 EN
H P R I / B I N
Y Y Y Y Y0 1 2EN EX
YEX：输出有效标志端；
YEN：输出使能端；
74148各输入端、输出端都是 低电平 有效。
31
表 4.2.2 8—3线优先编码器 74148功能表
101 1 01 1 1 1 1 1 0?0
101 0 1 1 1 1 1 1 00
0
0
0
0
0
0
0
1
EN
使能输入
1 1 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
1 1 1
1 1 1
Y2 Y1 Y0
输 出
0
0
0
0
0
0
1
1
YEX
输出标志
11 1 1 0
11 1 0
11 0
11 1 1 1 0
11 1 1 1 1 1 1 0
10
01 1 1 1 1 1 1 1
1
YENI7 I6 I5 I4 I3 I2 I1 I0
使能输出输 入
① 产生输入端十进制下标的 自然二进制码的反码
② 输入端低电平（即逻辑,0”）
有效
32
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 5- F e b - 2 0 02 S he e t o f
F i l e,C,\ P r og r a m F i l e s \ D e s i gn E x p l o r e r 9 9 S E \ L i b r a r y \ Y a ng H e n g X i n \ M y D e s i g n,d d bD r a w n B y:
0 1 2 3 4 5 6 7 EN
H P R I / B I N
Y Y Y Y Y0 1 2EN EX
0 1 2 3 4 5 6 7 EN
H P R I / B I N
Y Y Y Y Y0 1 2EN EX
( 1 ) ( 2 )
& & & &
Y Y Y Y Y
Y
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0 1 2 3
EX
EN
(3) 74148的级联当片 (2)处于编码状态时，
YEN=1，从而片 (1)不工作；
当片 (2)处于非编码状态时，
YEN=0，从而片 (1)工作；
图 4.2.3
33
2,二 —十进制优先编码器 74147
I1～ I9：输入端； Y0 ～ Y3,输出端；
74147各输入端、输出端都是 低电平 有效。
34
表 4.2.3 二 —十进制优先编码器 74147功能表
① 产生输入端十进制下标的
8421BCD码的反码
② 输入端低电平（即逻辑
,0”）有效0 1 1 0 0 0 1 1 1 0 1
1 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
Y3 Y2 Y1 Y0
输 出
0 1 1 1
0 1 1 1 1
0 1 1 1 1 1
0 1 1
1 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1
0 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1
I1 I2 I3 I4 I5 I6 I7 I8 I9
输 入
35
作业题
4.2
4.4
4.7 (3)
