第 一 章 数字逻辑基础第 二 章 逻辑门电路第 三 章 组合逻辑电路的分析与设计第 四 章 常用组合逻辑功能器件第 五 章 触发器第 六 章 时序逻辑电路的分析与设计第 七 章 常用时序逻辑功能器件第 八 章 半导体存储器和可编程逻辑器件第 九 章 脉冲波形的产生与变换第 十 章 数模与模数转换器目 录教学要求
理解半导体器件的开关特性。
理解 TTL与非门,OC门,TSL门电路的内部结构及工作原理。
掌握 TTL门电路的外部特性、参数和使用方法。
重点、难点：
TTL门电路的外部特性、参数和使用方法。
作业,P84 2.4.1 2.4.2 2.4.3 2.4.6
门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系相对应，门电路主要有,与门,或门,与非门,或非门,异或门 等。
在数字电路中，一般用高电平代表 1、低点平代表 0，即所谓的 正逻辑系统 。
§ 2 逻辑门电路获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。
逻辑 0和 1,电子电路中用高、低电平来表示。
2.1 二极管的开关特性逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。
基本和常用门电路有与门、或门、非门（反相器）、
与非门、或非门、与或非门和异或门等。
二极管符号,正极 负极
＋ uD －
+
u
i
R
L
－
+
u
o
－
D
开关电路
I
F
0,5 0,7
i
D
( mA )
u
D
( V )
伏安特性
U
BR
0
+
u i = 0 V R L
－
+
u o
－
D
u i = 0 V 时的等效电路
+ + －
u i = 5 V R L
－
+
u o
－
D
0,7 V
u i = 5 V 时的等效电路
uo uo
ui＝ 0V时，二极管截止，
如同开关断开,uo＝ 0V。
ui＝ 5V时,二极管导通,如同 0.7V的电压源,uo＝ 4.3V。
二极管的反向恢复时间限制了二极管的开关速度。
Ui<0.5V时，二极管截止,iD=0。
Ui>0.5V时，
二极管导通。
1
0
Vi
Vo
K
Vcc
R
只要能判断高低电平即可
K开 ------Vo=1,输出高电平
K合 ------Vo=0,输出低电平可用三极管代替
R1
R2A
F
+Vcc uA
t
uF
t
+Vcc 0.3V
2.2三极管的开关特性：
三 极管的开关特性
N PN 型三极管截止、放大、饱和 3 种工作状态的特点工作状态 截 止 放 大 饱 和条 件 i
B
＝ 0 0 ＜ i
B
＜ I
BS
i
B
＞ I
BS
偏置情况发射结反偏集电结反偏
u
BE
<0,u
BC
<0
发射结正偏集电结反偏
u
BE
>0,u
BC
<0
发射结正偏集电结正偏
u
BE
>0,u
BC
>0
集电极电流 i
C
＝ 0 i
C
＝ β i
B
i
C
＝ I
CS
ce 间电压 u
CE
＝ V
CC
u
CE
＝ V
CC
－
i
C
R
c
u
CE
＝ U
C E S
＝
0.3V
工作特点
ce 间等效电阻很大，
相当开关断开可变很小，
相当开关闭合
Q
2
u
i
i
B
e
R
b
b
i
C
( m A ) 直流负载线
V
CC
R
c
0
+ V
CC
i
C
u
o
工作原理电路 输出特性曲线
80 μ A
60 μ A
40 μ A
20 μ A
i
B
=0
0 U
C E S
V
CC
u
CE
(V ) 0 0,5 u BE ( V )
输入特性曲线
i
B
( μ A )
Q
1
Q
R
c
c
＋
－
Rb Rc
+VCC
b c
e
＋
－
截止状态 饱和状态
iB≥IBSui=UIL<0.5V uo=+VCC u
i=UIH uo=0.3V
＋
－
Rb Rc
+VCC
b c
e
＋
－
＋ ＋
－ －0.7V 0.3V
饱和区截止区放大区
1 0 k Ω
u i
i B
e
R b b
+ V CC = +5 V
i C
u o
R c
1k Ω
c
β =50
② ui=0.3V时，因为 uBE<0.5V，
iB=0，三极管工作在截止状态,ic=0。因为 ic=0，所以输出电压：
① ui=1V时,三极管导通,基极电流：
因为 0<iB<IBS，三极管工作在放大状态。 iC=βiB=50× 0.03=1.5mA，
输出电压：
mA03.0mA10 7.01
b
BEi
B R
uui
三极管临界饱和时的基极电流：
mA0 9 4.0mA150 3.05
c
C E Si
BS R
uuI
uo=uCE=UCC-iCRc=5-1.5× 1=3.5V
uo=VCC=5V
③ ui＝ 3V时，三极管导通，
基极电流：
mA23.0mA10 7.03Bi
而
mA094.0?BSI
因为 iB>IBS，三极管工作在饱和状态。输出电压：
uo＝ UCES＝ 0.3V
二极管与门
FD1
D2
A
B
+12V
u
A
u
B
u
F
0V 0V 0,3 V
0V 3V 0,3 V
3V 0V 0,3 V
3V 3V 3,3 V
设二极管的饱和压降为 0.3伏。
§ 2.3 分立元件门电路二极管或门
u
A
u
B
u
F
0V 0V - 0,3 V
0V 3V 2,7 V
3V 0V 2,7 V
3V 3V 2,7 V
FD1
D2
A
B
-12V
R1 D
R2A
F
+12V +3V
三极管非门
u A u F
3V 0.3
0V 3.3
嵌位二极管
（三极管的饱和压降假设为 0.3伏）
R1 D
R2
F
+12V +3V
三极管非门
D1
D2
A
B
+12V
二极管与门与非门
1,体积大、工作不可靠。
2,需要不同电源。
3,各种门的输入、输出电平不匹配。
分立元件门电路的缺点
2.4.1 TTL与非门的基本原理与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，
而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为
DTL,TTL,HTL,MOS管 集成门电路等。
§ 2.4 TTL集成门电路
TTL与非门的内部结构
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
CBAF
1,任一输入为低电平（ 0.3V）时
“0”
1V
不足以让
T2,T5导通三个 PN结导通需 2.1V
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
+5V
F
R4R2
R1
3k
R5
T3
T4T
1
b1 c
1A
B
C
1,任一输入为低电平（ 0.3V）时
“0”
1V
uo
uo=5-uR2-ube3-ube4?3.4V
高电平！
2,输入全为高电平（ 3.4V）时
“1”
全导通电位被嵌在 2.1V
全反偏?1V
截止
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
2,输入全为高电平（ 3.4V）时
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
全反偏
“1”
饱和
uF=0.3V
A B CF?
一、电压传输特性
2.4.2 TTL与非门的特性和技术参数测试电路
&
+5V
ui u0
u0(V)
ui(V)1 2 3
UOH
(3.4V)
UOL
(0.3V)
传输特性曲线
u0(V)
ui(V)1 2 3
UOH
“1”
UOL
(0.3V)
阈值 UT=1.4V
理想的传输特性输出高电平输出低电平
1,输出高电平 UOH、输出低电平 UOL
UOH?2.4V UOL?0.4V 便认为合格。
典型值 UOH=3.4V UOL?0.3V 。
2,阈值电压 UT
ui<UT时，认为 ui是低电平。
ui>UT时，认为 ui是高电平。
UT=1.4V
二、输入、输出负载特性
& &？
1,前后级之间电流的联系
R1
T1
+5V
前级输出为 高电平时前级 后级反偏前级流出电流 IOH
（拉电流）
+5V
R4R2
R5
T3
T4
前级输出为 低电平时
R1
T1
+5V
前级 后级流入前级的电流 IOL约 1.4mA
(灌电流 )
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
1
155
R
beTTI
OL
结压降的压降
mA4.13 7.03.05
灌电流的计算饱和名称及符号 含义输入低电平电流 I
iL
输入为低电平时流入输入端的电流 - 1,4mA 。
输入高电平电流 I
iH
输入为高电平时流入输入端的电流 几十 μ A 。
I
OL
及其极限 I
OL （ max ）
当 I
OL
> I
OL (max)
时,输出不再是低电平。
I
OH
及其极限 I
OH ( max)
当 I
OH
> I
OH (max)
时,输出不再是高电平。
关于电流的技术参数
2,扇出系数 N0 与门电路输出驱动同类门的个数
+5V
R4R2
R5
T3
T4
T1
前级
T1
T1I
iH1
IiH3
IiH2
IOH
前级输出为 高电平时 例如：
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
前级
IOL
IiL1
IiL2
IiL3
前级输出为 低电平时
输出低电平时，流入前级的电流（灌电流）：
21 iLiLOL III
输出高电平时，前级流出的电流（拉电流）：
21 iHiHOH III
一般与非门的扇出系数为 10。
由于 IOL,IOH的限制，每个门电路输出端所带门电路的个数，称为扇出系数。
OLOL
IL
IN I?
3,输入端通过电阻 R接地的情况
R ui
输入端
,1”,“0”？
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
R较小时
R较小时,ui<UT 相当输入低电平,所以输出为高电平。
R u
i
+5V
F
R4R2R13k
T2
R5
R3
T3 T
4T
1
T5
b1 c
1A
BC
)5( 1
1
bei URR
Ru?
R
R
3
3.4
R增大 Ruiui?UT时，输入变高，输出变低电平。
R
R
3
3.4)V(4.1
R临界 =1.45K?
R ui
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
1,悬空的输入端相当于接高电平。
2,为了防止干扰，可将悬空的输入端接高电平。
4,平均传输时间
t
ui
o
t
uo
o
50%
50%
tpd1 tpd2
平均传输时间
)(21 21 pdpdpd ttt
传输时间一般为纳秒数量级一,集电极开路的与非门（ OC门）
集电极悬空无 T3,T4
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
T3 T
4
§ 2.4.3 其它类型的 TTL门电路符号应用时输出端要接一上拉负载电阻 RL
RL
UCC+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
ILOL
OLCC
mII
UV
max
IHOH
OHCC
mInI
UV
m i n≤ R ≤
1,OC门可以实现“线与”功能
&
&
&
UCC
F1
F2
F3
F
F=F1F2F3
RL
输出级
UCC
RL
T5
T5
T5
F
F=F1F2F3?
任一导通
F=0
UCC
RL
F1
F2
F3
F
全部截止
F=1
F=F1F2F3?
所以：
F=F1F2F3
UCC
RL
F1
F2
F3
F
2,负载电阻 RL和电源 UCC可以根据情况选择
&
J
+30V
220V
J
如 RL用继电器线圈（ J）替代，可以实现对其它电路的控制。
1,如何确定上拉电阻 RL?（ RL(max) RL(min)）
参考,教材 P52和 P53，阎石,数字电子技术基础,P80
2,一般的 TTL与非门 能否 线与？
参考,教材 P51倒数第六行,
杨福生,电子技术,P320
二,三态门
E---控制端
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
DE
E
0 1
截止
ABF?
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
DE
E
1 0
导通 截止截止高阻态
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
DE
E
&A
B
F
E
符号输出高阻
0?E
1?E
ABF?
功能表低电平起作用
&A
B
F
E
符号输出高阻
1?E
0?E
ABF?
功能表高电平起作用
０
１
０
三态门主要作为 TTL电路与 总线 间的 接口电路用途：
E1,E2,E3轮流接入高电平，将不同数据（ A、
B,C）分时送至总线。
E1
E2
E3
公用总线
A
B
C
TTL系列集成电路及主要参数
TTL系列集成电路
① 74：标准系列,前面介绍的 TTL门电路都属于 74系列,其典型电路与非门的平均传输时间 tpd＝ 10ns,平均功耗 P＝ 10mW。
② 74H：高速系列，是在 74系列基础上改进得到的，其典型电路与非门的平均传输时间 tpd＝ 6ns，平均功耗 P＝ 22mW。
③ 74S：肖特基系列，是在 74H系列基础上改进得到的，其典型电路与非门的平均传输时间 tpd＝ 3ns，平均功耗 P＝ 19mW。
④ 74LS：低功耗肖特基系列，是在 74S系列基础上改进得到的，
其典型电路与非门的平均传输时间 tpd＝ 9ns，平均功耗 P＝ 2mW。
74LS系列产品具有最佳的综合性能，是 TTL集成电路的主流，是应用最广的系列。
TTL与非门主要参数
（ 1） 输出高电平 UOH,TTL与非门的一个或几个输入为低电平时的输出电平 。 产品规范值 UOH≥2.4V,标准高电平 USH＝ 2.4V。
（ 2） 高电平输出电流 IOH：输出为高电平时,提供给外接负载的最大输出电流,超过此值会使输出高电平下降 。 IOH表示电路的拉电流负载能力 。
（ 3） 输出低电平 UOL,TTL与非门的输入全为高电平时的输出电平 。 产品规范值 UOL≤0.4V,标准低电平 USL＝ 0.4V。
（ 4） 低电平输出电流 IOL：输出为低电平时,外接负载的最大输出电流,超过此值会使输出低电平上升 。 IOL表示电路的灌电流负载能力 。
（ 5） 扇出系数 NO：指一个门电路能带同类门的最大数目,它表示门电路的带负载能力 。 一般 TTL门电路 NO≥8,功率驱动门的 NO可达 25。
（ 6） 最大工作频率 fmax：超过此频率电路就不能正常工作 。
（ 7）输入开门电平 UON：是在额定负载下使与非门的输出电平达到标准低电平 USL的输入电平。它表示使与非门开通的最小输入电平。一般 TTL门电路的 UON (UIH) ≈2.0V。
（ 8）输入关门电平 UOFF：使与非门的输出电平达到标准高电平
USH的输入电平。它表示使与非门关断所需的最大输入电平。一般 TTL门电路的 UOFF(UIL)≈0.8V。
（ 9）高电平输入电流 IIH：输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。
（ 10）低电平输入电流 IIL：输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。
（ 11）平均传输时间 tpd：信号通过与非门时所需的平均延迟时间。
在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。
（ 12）空载功耗：与非门空载时电源总电流 ICC与电源电压 VCC的乘积。
教学要求
理解 CMOS门电路的内部结构及工作原理
掌握 CMOS门电路的外部特性、参数和使用方法。
重点、难点：
CMOS门电路的外部特性、参数和使用方法。
作业,P85 2.6.3 2.6.5
2.6.1 CMOS反相器
0 UDS
ID
负载线
ui=“1”
ui=“0”
uo=“0” uo=“1”
ui
uo
UCC
R
D
S
§ 2.6 CMOS逻辑门电路一、场效应 管的开关特性
i
D
( m A )
0 u
DS
(V )0 U T u GS (V )
i
D
( m A )
u
GS
= 10V
8V
6V
4V
2V
工作原理电路 转移特性曲线 输出特性曲线
ui
ui
G
D
S
RD
+VDD
G D
S
RD
+VDD
G D
S
RD
+VDD截止状态
ui<UT
uo=+VDD
导通状态
ui>UT uo≈0
A
A 1
电路图 逻辑符号
Y
YG
S
D
B
+ V
DD
+ 1 0 V R
D
20k Ω
① 当 uA＝ 0V时,由于 uGS＝ uA＝ 0V,小于开启电压 UT，
所以 MOS管截止 。 输出电压为 uY＝ VDD＝ 10V。
② 当 uA＝ 10V时，由于 uGS＝ uA＝ 10V，大于开启电压 UT，
所以 MOS管导通，且工作在可变电阻区，导通电阻很小，
只有几百欧姆。输出电压为 uY≈0V。
AY?
二,CMOS反相器
UCC
S
T2
D
T1
A F
NMOS管
PMOS管
CMOS电路
1,CMOS非门
u
A
+ V
DD
+ 10V
T
P
T
N
+ V
DD
+ 10V
+ V
DD
+ 10V
S
S
R
O N P
R
O N N
10V
0V
(a ) 电路 (b) T
N
截止,T
P
导通 (c ) T
N
导通,T
P
截止
u
Y
u
Y
u
Y
（ 1） uA＝ 0V时,TN截止,TP导通 。 输出电压 uY＝ VDD＝ 10V。
（ 2） uA＝ 10V时,TN导通,TP截止 。 输出电压 uY＝ 0V。
AY?
2.6.2 CMOS门电路
1,CMOS与非门
B
Y
+ V
DD
A
T
P1
T
N1
T
N2
T
P2
BAY
① A,B当中有一个或全为低电平时,TN1,TN2
中有一个或全部截止，
TP1,TP2中有一个或全部导通，输出 Y为高电平。
② 只有当输入 A,B全为高电平时,TN1和 TN2才会都导通,TP1和 TP2才会都截止，输出 Y才会为低电平。
B
Y
+ V
DD
A
T
N1
T
P2
T
N2
T
P1
2,CMOS或非门
BAY
① 只要输入 A,B当中有一个或全为高电平,TP1,TP2中有一个或全部截止,TN1、
TN2中有一个或全部导通，输出 Y为低电平。
② 只有当 A,B全为低电平时,TP1和 TP2才会都导通,TN1和 TN2
才会都截止，输出 Y
才会为高电平。
与门
A
B AB& 1
Y=AB=AB
A
B & Y
A
B A + B≥ 1 1或门 AB ≥ 1 Y
Y=A+B=A+B
&
&
& 1
&
&
≥ 1
& ≥ 1
A
B
C
D
A
B
C
D
A
B
C
D
YY Y
( a ) 由与非门和反相器构成 ( b ) 由与门和或非门构成 ( c ) 逻辑符号
CMOS与或非门
DCBADCBAY DCBAY
&
&
&
A
B
Y&
CMOS异或门
BA
BABA
BABABAY
3,CMOS OD门,TSL门
& 1
Y
A
B
+ V '
DD
R
D
外接
A
B
&
Y
( a ) 电路
( b ) 符号
ABY?
CMOS OD门
CMOS TSL门
1
1
EN
A
E
T
P2
T
P1
Y
T
N1
T
N2
A
E
Y
+V
DD
( a ) 电路
( b ) 符号
① E=1时,TP2,TN2均截止，
Y与地和电源都断开了，输出端呈现为高阻态。
② E=0时,TP2,TN2均导通，
TP1,TN1构成反相器。
可见电路的输出有高阻态、
高电平和低电平 3种状态，
是一种三态门。
C
+ V
DD TG
u
i
u
i
u
o
u
o
T
P
T
N
C
C
C
( a ) 电路 ( b ) 符号
2.6.4 CMOS 传输门
① C＝ 0、,即 C端为低电平 （ 0V）,端为高电平 （ ＋ VDD）
时,TN和 TP都不具备开启条件而截止,输入和输出之间相当于开关断开一样 。
② C＝ 1、,即 C端为高电平 （ ＋ VDD）,端为低电平 （ 0V）
时,TN和 TP都具备了导通条件,输入和输出之间相当于开关接通一样,uo＝ ui。
1?C
0?C
C
C
CMOS数字电路的特点及使用时的注意事项
（ 1） CMOS电路的工作速度比 TTL电路的低 。
（ 2） CMOS带负载的能力比 TTL电路强 。
（ 3） CMOS电路的电源电压允许范围较大,约在 3～ 18V,抗干扰能力比 TTL电路强 。
（ 4） CMOS电路的功耗比 TTL电路小得多 。 门电路的功耗只有几个 μW,中规模集成电路的功耗也不会超过 100μW。
（ 5） CMOS集成电路的集成度比 TTL电路高 。
（ 6） CMOS电路适合于特殊环境下工作 。
（ 7） CMOS电路容易受静电感应而击穿,在使用和存放时应注意静电屏蔽,焊接时电烙铁应接地良好,尤其是 CMOS电路多余不用的输入端不能悬空,应根据需要接地或接高电平 。
CMOS数字电路的特点使用集成电路时的注意事项
（ 1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。
（ 2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。
TTL电路多余的输入端悬空表示输入为高电平；但 CMOS电路，
多余的输入端不允许悬空，否则电路将不能正常工作。
（ 3） TTL电路和 CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。
①利用半导体器件的开关特性，可以构成与门、
或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门,OC门,OD门和传输门。
②随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。
③ TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。
④ CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进,CMOS电路的工作速度已有了大幅度的提高。
本节小结
理解半导体器件的开关特性。
理解 TTL与非门,OC门,TSL门电路的内部结构及工作原理。
掌握 TTL门电路的外部特性、参数和使用方法。
重点、难点：
TTL门电路的外部特性、参数和使用方法。
作业,P84 2.4.1 2.4.2 2.4.3 2.4.6
门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系相对应，门电路主要有,与门,或门,与非门,或非门,异或门 等。
在数字电路中，一般用高电平代表 1、低点平代表 0，即所谓的 正逻辑系统 。
§ 2 逻辑门电路获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。
逻辑 0和 1,电子电路中用高、低电平来表示。
2.1 二极管的开关特性逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。
基本和常用门电路有与门、或门、非门（反相器）、
与非门、或非门、与或非门和异或门等。
二极管符号,正极 负极
＋ uD －
+
u
i
R
L
－
+
u
o
－
D
开关电路
I
F
0,5 0,7
i
D
( mA )
u
D
( V )
伏安特性
U
BR
0
+
u i = 0 V R L
－
+
u o
－
D
u i = 0 V 时的等效电路
+ + －
u i = 5 V R L
－
+
u o
－
D
0,7 V
u i = 5 V 时的等效电路
uo uo
ui＝ 0V时，二极管截止，
如同开关断开,uo＝ 0V。
ui＝ 5V时,二极管导通,如同 0.7V的电压源,uo＝ 4.3V。
二极管的反向恢复时间限制了二极管的开关速度。
Ui<0.5V时，二极管截止,iD=0。
Ui>0.5V时，
二极管导通。
1
0
Vi
Vo
K
Vcc
R
只要能判断高低电平即可
K开 ------Vo=1,输出高电平
K合 ------Vo=0,输出低电平可用三极管代替
R1
R2A
F
+Vcc uA
t
uF
t
+Vcc 0.3V
2.2三极管的开关特性：
三 极管的开关特性
N PN 型三极管截止、放大、饱和 3 种工作状态的特点工作状态 截 止 放 大 饱 和条 件 i
B
＝ 0 0 ＜ i
B
＜ I
BS
i
B
＞ I
BS
偏置情况发射结反偏集电结反偏
u
BE
<0,u
BC
<0
发射结正偏集电结反偏
u
BE
>0,u
BC
<0
发射结正偏集电结正偏
u
BE
>0,u
BC
>0
集电极电流 i
C
＝ 0 i
C
＝ β i
B
i
C
＝ I
CS
ce 间电压 u
CE
＝ V
CC
u
CE
＝ V
CC
－
i
C
R
c
u
CE
＝ U
C E S
＝
0.3V
工作特点
ce 间等效电阻很大，
相当开关断开可变很小，
相当开关闭合
Q
2
u
i
i
B
e
R
b
b
i
C
( m A ) 直流负载线
V
CC
R
c
0
+ V
CC
i
C
u
o
工作原理电路 输出特性曲线
80 μ A
60 μ A
40 μ A
20 μ A
i
B
=0
0 U
C E S
V
CC
u
CE
(V ) 0 0,5 u BE ( V )
输入特性曲线
i
B
( μ A )
Q
1
Q
R
c
c
＋
－
Rb Rc
+VCC
b c
e
＋
－
截止状态 饱和状态
iB≥IBSui=UIL<0.5V uo=+VCC u
i=UIH uo=0.3V
＋
－
Rb Rc
+VCC
b c
e
＋
－
＋ ＋
－ －0.7V 0.3V
饱和区截止区放大区
1 0 k Ω
u i
i B
e
R b b
+ V CC = +5 V
i C
u o
R c
1k Ω
c
β =50
② ui=0.3V时，因为 uBE<0.5V，
iB=0，三极管工作在截止状态,ic=0。因为 ic=0，所以输出电压：
① ui=1V时,三极管导通,基极电流：
因为 0<iB<IBS，三极管工作在放大状态。 iC=βiB=50× 0.03=1.5mA，
输出电压：
mA03.0mA10 7.01
b
BEi
B R
uui
三极管临界饱和时的基极电流：
mA0 9 4.0mA150 3.05
c
C E Si
BS R
uuI
uo=uCE=UCC-iCRc=5-1.5× 1=3.5V
uo=VCC=5V
③ ui＝ 3V时，三极管导通，
基极电流：
mA23.0mA10 7.03Bi
而
mA094.0?BSI
因为 iB>IBS，三极管工作在饱和状态。输出电压：
uo＝ UCES＝ 0.3V
二极管与门
FD1
D2
A
B
+12V
u
A
u
B
u
F
0V 0V 0,3 V
0V 3V 0,3 V
3V 0V 0,3 V
3V 3V 3,3 V
设二极管的饱和压降为 0.3伏。
§ 2.3 分立元件门电路二极管或门
u
A
u
B
u
F
0V 0V - 0,3 V
0V 3V 2,7 V
3V 0V 2,7 V
3V 3V 2,7 V
FD1
D2
A
B
-12V
R1 D
R2A
F
+12V +3V
三极管非门
u A u F
3V 0.3
0V 3.3
嵌位二极管
（三极管的饱和压降假设为 0.3伏）
R1 D
R2
F
+12V +3V
三极管非门
D1
D2
A
B
+12V
二极管与门与非门
1,体积大、工作不可靠。
2,需要不同电源。
3,各种门的输入、输出电平不匹配。
分立元件门电路的缺点
2.4.1 TTL与非门的基本原理与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，
而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为
DTL,TTL,HTL,MOS管 集成门电路等。
§ 2.4 TTL集成门电路
TTL与非门的内部结构
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
CBAF
1,任一输入为低电平（ 0.3V）时
“0”
1V
不足以让
T2,T5导通三个 PN结导通需 2.1V
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
+5V
F
R4R2
R1
3k
R5
T3
T4T
1
b1 c
1A
B
C
1,任一输入为低电平（ 0.3V）时
“0”
1V
uo
uo=5-uR2-ube3-ube4?3.4V
高电平！
2,输入全为高电平（ 3.4V）时
“1”
全导通电位被嵌在 2.1V
全反偏?1V
截止
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
2,输入全为高电平（ 3.4V）时
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
全反偏
“1”
饱和
uF=0.3V
A B CF?
一、电压传输特性
2.4.2 TTL与非门的特性和技术参数测试电路
&
+5V
ui u0
u0(V)
ui(V)1 2 3
UOH
(3.4V)
UOL
(0.3V)
传输特性曲线
u0(V)
ui(V)1 2 3
UOH
“1”
UOL
(0.3V)
阈值 UT=1.4V
理想的传输特性输出高电平输出低电平
1,输出高电平 UOH、输出低电平 UOL
UOH?2.4V UOL?0.4V 便认为合格。
典型值 UOH=3.4V UOL?0.3V 。
2,阈值电压 UT
ui<UT时，认为 ui是低电平。
ui>UT时，认为 ui是高电平。
UT=1.4V
二、输入、输出负载特性
& &？
1,前后级之间电流的联系
R1
T1
+5V
前级输出为 高电平时前级 后级反偏前级流出电流 IOH
（拉电流）
+5V
R4R2
R5
T3
T4
前级输出为 低电平时
R1
T1
+5V
前级 后级流入前级的电流 IOL约 1.4mA
(灌电流 )
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
1
155
R
beTTI
OL
结压降的压降
mA4.13 7.03.05
灌电流的计算饱和名称及符号 含义输入低电平电流 I
iL
输入为低电平时流入输入端的电流 - 1,4mA 。
输入高电平电流 I
iH
输入为高电平时流入输入端的电流 几十 μ A 。
I
OL
及其极限 I
OL （ max ）
当 I
OL
> I
OL (max)
时,输出不再是低电平。
I
OH
及其极限 I
OH ( max)
当 I
OH
> I
OH (max)
时,输出不再是高电平。
关于电流的技术参数
2,扇出系数 N0 与门电路输出驱动同类门的个数
+5V
R4R2
R5
T3
T4
T1
前级
T1
T1I
iH1
IiH3
IiH2
IOH
前级输出为 高电平时 例如：
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
前级
IOL
IiL1
IiL2
IiL3
前级输出为 低电平时
输出低电平时，流入前级的电流（灌电流）：
21 iLiLOL III
输出高电平时，前级流出的电流（拉电流）：
21 iHiHOH III
一般与非门的扇出系数为 10。
由于 IOL,IOH的限制，每个门电路输出端所带门电路的个数，称为扇出系数。
OLOL
IL
IN I?
3,输入端通过电阻 R接地的情况
R ui
输入端
,1”,“0”？
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
R较小时
R较小时,ui<UT 相当输入低电平,所以输出为高电平。
R u
i
+5V
F
R4R2R13k
T2
R5
R3
T3 T
4T
1
T5
b1 c
1A
BC
)5( 1
1
bei URR
Ru?
R
R
3
3.4
R增大 Ruiui?UT时，输入变高，输出变低电平。
R
R
3
3.4)V(4.1
R临界 =1.45K?
R ui
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
1,悬空的输入端相当于接高电平。
2,为了防止干扰，可将悬空的输入端接高电平。
4,平均传输时间
t
ui
o
t
uo
o
50%
50%
tpd1 tpd2
平均传输时间
)(21 21 pdpdpd ttt
传输时间一般为纳秒数量级一,集电极开路的与非门（ OC门）
集电极悬空无 T3,T4
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
T3 T
4
§ 2.4.3 其它类型的 TTL门电路符号应用时输出端要接一上拉负载电阻 RL
RL
UCC+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
ILOL
OLCC
mII
UV
max
IHOH
OHCC
mInI
UV
m i n≤ R ≤
1,OC门可以实现“线与”功能
&
&
&
UCC
F1
F2
F3
F
F=F1F2F3
RL
输出级
UCC
RL
T5
T5
T5
F
F=F1F2F3?
任一导通
F=0
UCC
RL
F1
F2
F3
F
全部截止
F=1
F=F1F2F3?
所以：
F=F1F2F3
UCC
RL
F1
F2
F3
F
2,负载电阻 RL和电源 UCC可以根据情况选择
&
J
+30V
220V
J
如 RL用继电器线圈（ J）替代，可以实现对其它电路的控制。
1,如何确定上拉电阻 RL?（ RL(max) RL(min)）
参考,教材 P52和 P53，阎石,数字电子技术基础,P80
2,一般的 TTL与非门 能否 线与？
参考,教材 P51倒数第六行,
杨福生,电子技术,P320
二,三态门
E---控制端
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
DE
E
0 1
截止
ABF?
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
DE
E
1 0
导通 截止截止高阻态
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
DE
E
&A
B
F
E
符号输出高阻
0?E
1?E
ABF?
功能表低电平起作用
&A
B
F
E
符号输出高阻
1?E
0?E
ABF?
功能表高电平起作用
０
１
０
三态门主要作为 TTL电路与 总线 间的 接口电路用途：
E1,E2,E3轮流接入高电平，将不同数据（ A、
B,C）分时送至总线。
E1
E2
E3
公用总线
A
B
C
TTL系列集成电路及主要参数
TTL系列集成电路
① 74：标准系列,前面介绍的 TTL门电路都属于 74系列,其典型电路与非门的平均传输时间 tpd＝ 10ns,平均功耗 P＝ 10mW。
② 74H：高速系列，是在 74系列基础上改进得到的，其典型电路与非门的平均传输时间 tpd＝ 6ns，平均功耗 P＝ 22mW。
③ 74S：肖特基系列，是在 74H系列基础上改进得到的，其典型电路与非门的平均传输时间 tpd＝ 3ns，平均功耗 P＝ 19mW。
④ 74LS：低功耗肖特基系列，是在 74S系列基础上改进得到的，
其典型电路与非门的平均传输时间 tpd＝ 9ns，平均功耗 P＝ 2mW。
74LS系列产品具有最佳的综合性能，是 TTL集成电路的主流，是应用最广的系列。
TTL与非门主要参数
（ 1） 输出高电平 UOH,TTL与非门的一个或几个输入为低电平时的输出电平 。 产品规范值 UOH≥2.4V,标准高电平 USH＝ 2.4V。
（ 2） 高电平输出电流 IOH：输出为高电平时,提供给外接负载的最大输出电流,超过此值会使输出高电平下降 。 IOH表示电路的拉电流负载能力 。
（ 3） 输出低电平 UOL,TTL与非门的输入全为高电平时的输出电平 。 产品规范值 UOL≤0.4V,标准低电平 USL＝ 0.4V。
（ 4） 低电平输出电流 IOL：输出为低电平时,外接负载的最大输出电流,超过此值会使输出低电平上升 。 IOL表示电路的灌电流负载能力 。
（ 5） 扇出系数 NO：指一个门电路能带同类门的最大数目,它表示门电路的带负载能力 。 一般 TTL门电路 NO≥8,功率驱动门的 NO可达 25。
（ 6） 最大工作频率 fmax：超过此频率电路就不能正常工作 。
（ 7）输入开门电平 UON：是在额定负载下使与非门的输出电平达到标准低电平 USL的输入电平。它表示使与非门开通的最小输入电平。一般 TTL门电路的 UON (UIH) ≈2.0V。
（ 8）输入关门电平 UOFF：使与非门的输出电平达到标准高电平
USH的输入电平。它表示使与非门关断所需的最大输入电平。一般 TTL门电路的 UOFF(UIL)≈0.8V。
（ 9）高电平输入电流 IIH：输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。
（ 10）低电平输入电流 IIL：输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。
（ 11）平均传输时间 tpd：信号通过与非门时所需的平均延迟时间。
在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。
（ 12）空载功耗：与非门空载时电源总电流 ICC与电源电压 VCC的乘积。
教学要求
理解 CMOS门电路的内部结构及工作原理
掌握 CMOS门电路的外部特性、参数和使用方法。
重点、难点：
CMOS门电路的外部特性、参数和使用方法。
作业,P85 2.6.3 2.6.5
2.6.1 CMOS反相器
0 UDS
ID
负载线
ui=“1”
ui=“0”
uo=“0” uo=“1”
ui
uo
UCC
R
D
S
§ 2.6 CMOS逻辑门电路一、场效应 管的开关特性
i
D
( m A )
0 u
DS
(V )0 U T u GS (V )
i
D
( m A )
u
GS
= 10V
8V
6V
4V
2V
工作原理电路 转移特性曲线 输出特性曲线
ui
ui
G
D
S
RD
+VDD
G D
S
RD
+VDD
G D
S
RD
+VDD截止状态
ui<UT
uo=+VDD
导通状态
ui>UT uo≈0
A
A 1
电路图 逻辑符号
Y
YG
S
D
B
+ V
DD
+ 1 0 V R
D
20k Ω
① 当 uA＝ 0V时,由于 uGS＝ uA＝ 0V,小于开启电压 UT，
所以 MOS管截止 。 输出电压为 uY＝ VDD＝ 10V。
② 当 uA＝ 10V时，由于 uGS＝ uA＝ 10V，大于开启电压 UT，
所以 MOS管导通，且工作在可变电阻区，导通电阻很小，
只有几百欧姆。输出电压为 uY≈0V。
AY?
二,CMOS反相器
UCC
S
T2
D
T1
A F
NMOS管
PMOS管
CMOS电路
1,CMOS非门
u
A
+ V
DD
+ 10V
T
P
T
N
+ V
DD
+ 10V
+ V
DD
+ 10V
S
S
R
O N P
R
O N N
10V
0V
(a ) 电路 (b) T
N
截止,T
P
导通 (c ) T
N
导通,T
P
截止
u
Y
u
Y
u
Y
（ 1） uA＝ 0V时,TN截止,TP导通 。 输出电压 uY＝ VDD＝ 10V。
（ 2） uA＝ 10V时,TN导通,TP截止 。 输出电压 uY＝ 0V。
AY?
2.6.2 CMOS门电路
1,CMOS与非门
B
Y
+ V
DD
A
T
P1
T
N1
T
N2
T
P2
BAY
① A,B当中有一个或全为低电平时,TN1,TN2
中有一个或全部截止，
TP1,TP2中有一个或全部导通，输出 Y为高电平。
② 只有当输入 A,B全为高电平时,TN1和 TN2才会都导通,TP1和 TP2才会都截止，输出 Y才会为低电平。
B
Y
+ V
DD
A
T
N1
T
P2
T
N2
T
P1
2,CMOS或非门
BAY
① 只要输入 A,B当中有一个或全为高电平,TP1,TP2中有一个或全部截止,TN1、
TN2中有一个或全部导通，输出 Y为低电平。
② 只有当 A,B全为低电平时,TP1和 TP2才会都导通,TN1和 TN2
才会都截止，输出 Y
才会为高电平。
与门
A
B AB& 1
Y=AB=AB
A
B & Y
A
B A + B≥ 1 1或门 AB ≥ 1 Y
Y=A+B=A+B
&
&
& 1
&
&
≥ 1
& ≥ 1
A
B
C
D
A
B
C
D
A
B
C
D
YY Y
( a ) 由与非门和反相器构成 ( b ) 由与门和或非门构成 ( c ) 逻辑符号
CMOS与或非门
DCBADCBAY DCBAY
&
&
&
A
B
Y&
CMOS异或门
BA
BABA
BABABAY
3,CMOS OD门,TSL门
& 1
Y
A
B
+ V '
DD
R
D
外接
A
B
&
Y
( a ) 电路
( b ) 符号
ABY?
CMOS OD门
CMOS TSL门
1
1
EN
A
E
T
P2
T
P1
Y
T
N1
T
N2
A
E
Y
+V
DD
( a ) 电路
( b ) 符号
① E=1时,TP2,TN2均截止，
Y与地和电源都断开了，输出端呈现为高阻态。
② E=0时,TP2,TN2均导通，
TP1,TN1构成反相器。
可见电路的输出有高阻态、
高电平和低电平 3种状态，
是一种三态门。
C
+ V
DD TG
u
i
u
i
u
o
u
o
T
P
T
N
C
C
C
( a ) 电路 ( b ) 符号
2.6.4 CMOS 传输门
① C＝ 0、,即 C端为低电平 （ 0V）,端为高电平 （ ＋ VDD）
时,TN和 TP都不具备开启条件而截止,输入和输出之间相当于开关断开一样 。
② C＝ 1、,即 C端为高电平 （ ＋ VDD）,端为低电平 （ 0V）
时,TN和 TP都具备了导通条件,输入和输出之间相当于开关接通一样,uo＝ ui。
1?C
0?C
C
C
CMOS数字电路的特点及使用时的注意事项
（ 1） CMOS电路的工作速度比 TTL电路的低 。
（ 2） CMOS带负载的能力比 TTL电路强 。
（ 3） CMOS电路的电源电压允许范围较大,约在 3～ 18V,抗干扰能力比 TTL电路强 。
（ 4） CMOS电路的功耗比 TTL电路小得多 。 门电路的功耗只有几个 μW,中规模集成电路的功耗也不会超过 100μW。
（ 5） CMOS集成电路的集成度比 TTL电路高 。
（ 6） CMOS电路适合于特殊环境下工作 。
（ 7） CMOS电路容易受静电感应而击穿,在使用和存放时应注意静电屏蔽,焊接时电烙铁应接地良好,尤其是 CMOS电路多余不用的输入端不能悬空,应根据需要接地或接高电平 。
CMOS数字电路的特点使用集成电路时的注意事项
（ 1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。
（ 2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。
TTL电路多余的输入端悬空表示输入为高电平；但 CMOS电路，
多余的输入端不允许悬空，否则电路将不能正常工作。
（ 3） TTL电路和 CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。
①利用半导体器件的开关特性，可以构成与门、
或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门,OC门,OD门和传输门。
②随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。
③ TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。
④ CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进,CMOS电路的工作速度已有了大幅度的提高。
本节小结
