第五章 触发器
§ 5.1 触发器的电路结构与工作原理
§ 5.2 触发器逻辑功能的转换
§ 5.3 触发器的工作特性与参数
5-1
教学要求
掌握基本 RS触发器、同步 RS触发器、主从触发器、
边沿触发器的工作原理和逻辑功能。
了解触发器的各种电路结构。
重点、难点：
主从触发器、边沿触发器的工作原理。
触发器的逻辑功能。
作业,P205 5.1.3 5.1.6
5-2
§ 5.1 触发器的电路结构与工作原理触发器输出 有两种可能的状态,0,1。
输出状态不只与现时的输入有关，还 与原来的输出状态有关 ；
触发器可以记忆 1位二值信号。
触发器的类型（按功能）分,R-S触发器,D型触发器,JK触发器,T型触发器等。
触发器的类型（按电路结构）分：基本 RS触发器、
同步 RS触发器、主从触发器和边沿触发器。
&a &b
Q Q
DR DS
反馈两个输入端两个输出端
§ 5.1.1 基本 RS触发器
5-3
一、电路结构和工作原理逻辑符号
&a &b
Q Q
DR DS
输入 RD=0,SD=1时 若原状态,10 QQ
1
1
0
0
1
0 1
0
输出仍保持,10 QQ
5-4
&a &b
Q Q
DR DS
输入 RD=0,SD=1时 若原状态,
01 QQ
0
1
1
1
1
0 1
0
输出变为,10 QQ
5-5
输入 RD=1,SD=0时 若原状态,
10 QQ
1 0
1 01
0
1
1
输出变为：
01 QQ
&a &b
Q Q
DR DS
5-6
输入 RD=1,SD=0时 若原状态,
01 QQ
0
0
1
1
0
1 0
1
输出保持,
01 QQ
&a &b
Q Q
DR DS
5-7
输入 RD=1,SD=1时 若原状态,
10
1 11
0
0
1
输出保持原状态,
01 QQ
01 QQ
&a &b
Q Q
DR DS
5-8
输入 RD=1,SD=1时 若原状态,
10 QQ
01
1 10
1
1
0
输出保持原状态,10 QQ
&a &b
Q Q
DR DS
5-9
输入 RD=0,SD=0时
0 0
1 1
输出全是 1
但当 RD=SD=0同时变为 1时,翻转快的门输出变为 0,另一个不得翻转 。
&a &b
Q Q
DR DS
5-10
R S
n
Q
1?n
Q 功能
0 0 0
0 0 1
不用不用不允许
0 1 0
0 1 1
0
0
0
1
n
Q
置 0
1 0 0
1 0 1
1
1
1
1
n
Q
置 1
1 1 0
1 1 1
0
1
nn
QQ?
1
保持二、触发器逻辑功能的描述方法现态
：
触发器接收输入信号之前的状态
，
也就是触发器原来的稳定状态
。
次态
：
触发器接收输入信号之后所处的新的稳定状态
。
1、特性表（真值表 ）
Q
n
00 01 11 10
0 × 0 0 1
1 × 0 1 1
RS
次态 Qn+1的卡诺图
约束条件 1
)(1
SR
QRSQRSQ nnn
2、特性方程触发器的特性方程就是触发器次态
Qn+1与输入及现态 Qn之间的逻辑关系式
3、状态图描述触发器的状态转换关系及转换条件的图形称为状态图
0 1× 1/ 1× /
10/
01/
① 当触发器处在 0状态，即 Qn=0时，若输入信号 ＝ 01或
11，触发器仍为 0状态；
RS
② 当触发器处在 1状态，即 Qn=1时，若输入信号 ＝ 10或
11，触发器仍为 1状态；
RS
RS若 ＝ 10，触发器就会翻转成为 1状态。
RS若 ＝ 01，触发器就会翻转成为 0状态。
三、基本 RS触发器存在的问题
1、多个触发器输出步调是否一致，即同步问题。
2、当输入均为 0时，触发器输出不确定。
3、触发器输出随输入变换而变换。
5-13
二、基本 RS触发器的应用举例例 5.1.1 用基本 RS触发器和与非门构成 4位二进制数码寄存器 P182
5.1.2 同步触发器一、同步 RS触发器G 1 G 2
G
3
G
4
S CP RS CP R
&
Q Q
S CP R
S CP R
Q Q
Q Q
(a ) 逻辑电路
(b) 曾用符号
1S C1 1R
Q Q
(c ) 国标符号
&
&
&
RS
CP＝ 0时,R=S=1，触发器保持原来状态不变。
CP＝ 1时，工作情况与基本 RS触发器相同。
C P R S Q
n
Q
n+ 1
功能
0 × × × Q
n
nn
QQ?
1
保持
1 0 0 0
1 0 0 1
0
1
nn
QQ?
1
保持
1 0 1 0
1 0 1 1
1
1
1
1
n
Q
置 1
1 1 0 0
1 1 0 1
0
0
0
1
n
Q
置 0
1 1 1 0
1 1 1 1
不用不用不允许特性表特性方程
0
1
RS
QRSQ nn CP=1期间有效主要特点波形图
（ 1） 时钟电平控制 。 在 CP＝ 1期间接收输入信号,
CP＝ 0时状态保持不变,与基本 RS触发器相比,对触发器状态的转变增加了时间控制 。
（ 2） R,S之间有约束 。 不能允许出现 R和 S同时为
1的情况,否则会使触发器处于不确定的状态 。
CP
R
S
Q
Q
不变不变不变不变不变不变置
1
置
0
置
1
置
0
不变二、同步 JK触发器
G
3
G
4
G
1
G
2
J CP K J CP KJ CP K
Q Q
J CP K
Q Q
Q Q
(a ) 逻辑电路 (b) 曾用符号
1J C1 1K
Q Q
(c ) 国标符号
&
&&
&
nn
nnnnn
QKQJ
QKQQJQRSQ
1 CP=1期间有效将 S=JQn,R=KQn代入同步 RS触发器的特性方程，得同步 JK触发器的特性方程：
CP J K Q
n
Q
n+ 1
功能
0 × × × Q
n
nn
QQ?
1
保持
1 0 0 0
1 0 0 1
0
1
nn
QQ?
1
保持
1 0 1 0
1 0 1 1
0
0
0
1
n
Q
置 0
1 1 0 0
1 1 0 1
1
1
1
1
n
Q
置 1
1 1 1 0
1 1 1 1
1
0
nn
QQ?
1
翻转特性表
JK=00时不变
JK=01时置 0
JK=10时置 1
JK=11时翻转
0 1
JK = 1 × /
× 1/
0 × / × 0/
状态图
CP
J
K
Q
Q
波形图在数字电路中,凡在 CP时钟脉冲控制下,根据输入信号 J,K情况的不同,具有置 0,置 1,保持和翻转功能的电路,都称为 JK触发器 。
三、同步 D触发器（ D锁存器）
G
3
G
4
G
1
G
2
S R
D
G
1
G
2
CP
Q Q
(a ) D 触发器的构成
1
D
D C P
1D C 1
Q Q
(c ) 逻辑符号
CP
G
3
G
4
& &
Q Q
(b ) D 触发器的简化电路
S R
&&
&& & &
DQDDQRSQ nnn 1
CP=1期间有效将 S=D,R=D代入同步 RS触发器的特性方程，得同步
D触发器的特性方程：
0 1
D = 1/
0/
0/ 1/
状态图波形图在数字电路中,凡在 CP时钟脉冲控制下,根据输入信号 D情况的不同,具有置 0,置 1功能的电路,都称为 D触发器 。
CP
D
Q
Q
(a ) 74 L S 37 5 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
74 L S 37 5
1 2 3 4 5 6 7 8
V
C C
4 D
4 Q
4 Q
2 G
3 Q
3 Q
3 D
1 D 1 Q
1 Q 1 G
2 Q
2 Q
2 D G N D
(b ) C C 40 4 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
C C 40 42
1 2 3 4 5 6 7 8
V
DD
4 Q
4 D
3 D
3 Q
3 Q
2 Q
2 Q
4 Q 1 Q
1 Q
1 D
CP
P O L
2 D V
SS
集成同步 D触发器
CP1,2
CP3,4
POL＝ 1时,CP＝ 1有效，锁存的内容是 CP下降沿时刻 D的值；
POL＝ 0时,CP＝ 0有效，锁存的内容是 CP上升沿时刻 D的值。
5.1.3 主从触发器一、主从 RS触发器
G
5
G
6
G
1
G
2
G
7
主触发器 G
8
Q
m
Q
m
G
3
从触发器 G
4&&
Q Q
&&
1
S R C P
CP
G
9
(a ) 逻辑电路
&
&&
&
工作原理
（ 1） 接收输入信号过程
CP=1期间：主触发器控制门 G7、
G8打开，接收输入信号 R,S，有：
从触发器控制门 G3,G4封锁,其状态保持不变 。
0
1
RS
QRSQ nmnm
1
0
G
5
G
6
G
1
G
2
G
7
主触发器 G
8
Q
m
Q
m
G
3
从触发器 G
4&&
Q Q
&&
1
S R CP
CP
G
9
&
&&
&
0
1
（ 2） 输出信号过程
CP下降沿到来时,主触发器控制门 G7,G8封锁,在 CP=1期间接收的内容被存储起来 。 同时,
从触发器控制门 G3,G4被打开,
主触发器将其接收的内容送入从触发器,输出端随之改变状态 。 在 CP=0期间,由于主触发器保持状态不变,因此受其控制的从触发器的状态也即 Q,Q
的值当然不可能改变 。
0
1
RS
QRSQ nn CP下降沿到来时有效特性方程
Q Q
S R
S C P R
Q Q
( b ) 曾用符号
1 S 1 R
S C P R
Q Q
( c ) 国标符号
CP C1
逻辑符号 电路特点主从 RS触发器采用主从控制结构,从根本上解决了输入信号直接控制的问题,具有
CP＝ 1期间接收输入信号,
CP下降沿到来时触发翻转的特点 。 但其仍然存在着约束问题,即在 CP＝ 1期间,
输入信号 R和 S不能同时为 1。
G
1
G
2
J K CP
G
7
主 G
8
G
5
G
6
G
3
从 G
4
Q Q
1
G
9
Q
m
Q
m
&&
&&
& &
& &
二、主从 JK触发器
nn KQRQJS
下降沿到来时有效CP
QKQJ
QKQQJ
QRSQ
nn
nnn
nn
1
代入主从 RS触发器的特性方程,
即可得到主从 JK触发器的特性方程：
将主从 JK触发器没有约束。
J K Q
n
Q
n+ 1
功能
0 0 0
0 0 1
0
1
nn
QQ?
1
保持
0 1 0
0 1 1
0
0
0
1
n
Q
置 0
1 0 0
1 0 1
1
1
1
1
n
Q
置 1
1 1 0
1 1 1
1
0
nn
QQ?
1
翻转特性表
CP
J
K
Q
时序图
Q Q
J K
J C P K
Q Q
曾用符号
1 J 1 K
J C P K
Q Q
国标符号
CP C1
电路特点逻辑符号
① 主从 JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有 CP
＝ 1期间接收输入信号，
CP下降沿到来时触发翻转的特点。
②输入信号 J,K之间没有约束。
③存在一次变化问题。
G
1
G
2
J K CP
G
7
G
8
G
5
G
6
G
3
G
4
Q Q
1 G
9
R
D
S
D
&&
&&
&&
& &
带清零端和预置端的主从 JK触发器
RD=0，直接置 0
01
1
1
10
0
1
SD=0，直接置 1
G
1
G
2
J K CP
G
7
G
8
G
5
G
6
G
3
G
4
Q Q
1 G
9
R
D
S
D
&&
&&
&&
& &
10
0
0
1
1
1
1
S
D
J C P K R
D
Q Q
S
D
R
D
J K
J C P K
Q Q
曾用符号 国标符号
CP
R
D
S
D
S 1J 1K R
Q Q
C1
带清零端和预置端的主从
JK触发器的逻辑符号集成主从 JK触发器 14 13 1 2 1 1 1 0 9 8
7472
1 2 3 4 5 6 7
V
C C
S
D
R
D
K
3
K
2
K
1
Q
( b ) 7 4 7 2 的引脚图
( a ) 7 4 L S 7 6 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
7 4 L S 7 6
1 2 3 4 5 6 7 8
1 K
1 Q
1 Q
G N D
2 K
2 Q
2 Q
2 J
1 CP 1 S
D
1 R
D
1 J V
CC
2 CP
2 S
D
2 R
D NC
CP
J
1
J
2
J
3
Q G N D
321 KKKK?
321 JJJJ?
低电平有效低电平有效
CP下降沿触发
1J 2K
S R
S
D
J
1
J
2
J
3
C P K
1
K
2
K
3
R
D
Q Q
CP&
&
与输入主从 JK触发器的逻辑符号主从 JK触发器功能完善，并且输入信号 J,K之间没有约束。但主从 JK触发器还存在着一次变化问题，即主从 JK
触发器中的主触发器，在 CP＝ 1期间其状态能且只能变化一次，这种变化可以是 J,K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。
5.1.4 边沿触发器一、边沿 D触发器工作原理
G
5
G
6
G
1
G
2
CP
G
3
从 G
4&
Q Q
1
G
7
主 G
8
&
&
1
D
1
Q
m
Q
m
&
&
&
&
&
（ 1） CP＝ 0时,门 G7,G8被封锁,门 G3,G4打开,从触发器的状态取决于主触发器 Q=Qm、
Q=Qm,输入信号 D不起作用 。
（ 2） CP＝ 1时,门 G7,G8打开,
门 G3,G4被封锁,从触发器状态不变,主触发器的状态跟随输入信号 D的变化而变化,即在 CP＝ 1期间始终都有 Qm=D。
G
5
G
6
G
1
G
2
CP
G
3
从 G
4&
Q Q
1
G
7
主 G
8
&
&
1
D
1
Q
m
Q
m
&
&
&
&
&
DQ n 1
下降沿时刻有效
（ 3） CP下降沿到来时，封锁门
G7,G8，打开门 G3,G4，主触发器锁存 CP下降时刻 D的值，即
Qm=D，随后将该值送入从触发器，使 Q=D,Q=D。
（ 4） CP下降沿过后，主触发器锁存的 CP下降沿时刻 D的值被保存下来，而从触发器的状态也将保持不变。
综上所述，边沿 D触发器的特性方程为：
边沿 D触发器没有一次变化问题。
D C P
Q Q
D
Q Q
曾用符号
D C P
1D
Q Q
国标符号
C P C 1
逻辑符号
14 13 1 2 1 1 1 0 9 8
74 L S 74
1 2 3 4 5 6 7
V
C C
2 R
D
2 D
2 CP
2 S
D
2 Q
2 Q
1 R
D
1 D
1 CP
1 S
D
1 Q
1 Q G ND
14 13 1 2 1 1 1 0 9 8
CC4013
1 2 3 4 5 6 7
V
C C
2 Q
2 Q
2 CP
2 R
D
2 D
2 S
D
1 Q
1 Q
1 CP
1 R
D
1 D
1 S
D
V
SS
( a ) 74 L S 74 引脚排列图 ( b) CC 4 01 3 引脚排列图集成边沿 D触发器注意,CC4013的异步输入端 RD和 SD为高电平有效 。
CP上升沿触发二、边沿 JK触发器
D
CP
&
&
Q Q
1
&
&&
1
1
≥ 1
≥ 1
J
K
&
&
&
&
nn
nn
nn
nn
nn
QKQJ
KJQKQJ
QKQJ
KQQJ
KQQJD
))((
)(
nn
n
QKQJ
DQ
1
CP下降沿时刻有效
J C P K
Q Q
J K
Q Q
曾用符号
J C P K
1 J 1 K
Q Q
国标符号
C P
C 1
边沿 JK触发器的逻辑符号边沿 JK触发器的特点
① 边沿触发，无一次变化问题。
②功能齐全，使用方便灵活。
③抗干扰能力极强，
工作速度很高。
集成边沿 JK触发器
(a ) 74 L S 11 2 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
74 L S 11 2
1 2 3 4 5 6 7 8
V
C C
1 R
D
2 R
D
2 CP
2 K
2 J
2 S
D
2 Q
1 CP
1 K
1 J
1 S
D
1 Q
1 Q
2 Q G ND
(b ) CC4 02 7 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
CC4 02 7
1 2 3 4 5 6 7 8
V
DD
2 Q
2 Q
2 CP
2 R
D
2 K
2 J
2 S
D
1 Q
1 Q
1 CP
1 R
D
1 K
1 J
1 S
D
V
SS
① 74LS112为 CP下降沿触发 。
② CC4027为 CP上升沿触发,且其异步输入端 RD和 SD为高电平有效 。
注意教学要求
了解各种功能触发器的逻辑转换。
理解触发器的触发方式。
重点、难点：
各触发器的特性方程及逻辑转换作业,P208 5.2.9 5.2.10 5.2.11
5.2 触发器逻辑功能的转换转换步骤：
（ 1） 写出已有触发器和待求触发器的特性方程 。
（ 2） 变换待求触发器的特性方程,使之形式与已有触发器的特性方程一致 。
（ 3） 比较已有和待求触发器的特性方程,根据两个方程相等的原则求出转换逻辑 。
（ 4） 根据转换逻辑画出逻辑电路图 。
转换方法：
利用令已有触发器和待求触发器的特性方程相等的原则，
求出转换逻辑。
1、将 JK触发器转换为 RS,D,T和 T＇ 触发器
JK触发器 → RS触发器
0
1
RS
QRSQ nn
nn
nnnn
nnn
nnn
nnnnn
QRQS
R S QSQRQRQS
RRSQQRQS
QRSQQS
QRQQSQRSQ
)(
)(
1
RS触发器特性方程变换 RS触发器的特性方程,使之形式与 JK
触发器的特性方程一致：
RK
SJ
nnn QKQJQ 1
nnn QRQSQ 1
比较，得：
1J
C 1
1K
S
CP
R
Q
Q
电路图
JK触发器 → D触发器
1J
C 1
1K
D Q
Q
1
CP
写出 D触发器的特性方程,并进行变换,使之形式与 JK触发器的特性方程一致：
nnnnn DQQDQQDDQ )(1
与 JK触发器的特性方程比较,得：
DK
DJ
电路图
JK触发器 → T触发器在数字电路中,凡在 CP时钟脉冲控制下,根据输入信号 T取值的不同,具有保持和翻转功能的电路,即当 T＝ 0时能保持状态不变,T＝ 1时一定翻转的电路,都称为 T触发器 。
T Q
n
Q
n+ 1
功能
0 0
0 1
0
1
nn
QQ?
1
保持
1 0
1 1
1
0
nn
QQ?
1
翻转特性表 逻辑符号
T C P
1 T
Q Q
C 1
T触发器特性方程：
nnnn QTQTQTQ 1
与 JK触发器的特性方程比较,得：
TK
TJ
电路图
1J
C 1
1K
T Q
Q
CP
0 1
T= 1/
1/
0/ 0/
CP
T
Q
Q
状态图时序图
JK触发器 → T＇ 触发器在数字电路中,凡每来一个时钟脉冲就翻转一次的电路,
都称为 T＇ 触发器 。
特性表逻辑符号
C P
Q Q
C 1
Q n Q n +1 功能
0
1
1
0
nn QQ 1
翻转
T ＇ 触发器特性方程：
与 JK触发器的特性方程比较,得：
TK
TJ
电路图
1J
C 1
1K
1 Q
Q
CP
nn QQ 1
变换 T＇ 触发器的特性方程：
nnnn QQQQ 111
CP
Q
Q
0 1
状态图时序图
2、将 D触发器转换为 JK,T和 T＇ 触发器
D触发器 → JK触发器
nn QKQJD
J 1D
C1
Q
Q
CP
≥ 1&
&1K
D触发器 → T触发器
nQTD
T
1D
C1
Q
Q
CP
=1
D触发器 → T＇ 触发器
nQD?
CP
1D
C1
Q
Q
本节小结,
触发器是数字电路的极其重要的基本单元 。 触发器有两个稳定状态,在外界信号作用下,可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变 。 因此,触发器可以作为二进制存储单元使用 。
触发器的逻辑功能可以用真值表,卡诺图,特性方程,状态图和波形图等 5种方式来描述 。 触发器的特性方程是表示其逻辑功能的重要逻辑函数,在分析和设计时序电路时常用来作为判断电路状态转换的依据 。
各种不同逻辑功能的触发器的特性方程为：
RS触发器,Qn+1=S+RQn,其约束条件为,RS＝ 0
JK触发器,Qn+1=JQn+KQn
D触发器,Qn+1=D
T触发器,Qn+1=TQn+TQn
T＇ 触发器,Qn+1=Qn
同一种功能的触发器,可以用不同的电路结构形式来实现；
反过来,同一种电路结构形式,可以构成具有不同功能的各种类型触发器 。
触发方式？
§ 5.3 触发器的触发方式研究翻转时刻与时钟脉冲间的关系
5-43
5.3.1 电位触发方式电位触发正电位触发负电位触发
CP=1 期间翻转
CP=0 期间翻转
5-44
例如：前面讲的 D触发器就是电位触发方式 。
D
&c &d
Q Q
DR DS
&a &b
CP
5-45
结构简单、速度快。
只要 CP存在就可以翻转，容易造成空翻。
CP
D
Q
空翻
5-46
电位触发的符号
C
Q
Q
C
Q
Q
正电位触发 负电位触发
5-47
5.3.2 主从触发方式主从触发方式的翻转过程：
前沿处，输出交叉反馈到 F主 。
后沿处，输出传递到 F从 翻转完成。CP
CP=1期间输入端控制信号不容许变化
5-48
以主从触发的 D触发器为例：
CP
D
干扰
t1 t2
假设在 CP=1期间 D有一干扰
t1以后的输出波形如何变化？
Q
5-49
CP
D
Q
t1 t2
Q?
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
QQ
CP
D
第一个 CP正沿到来时,Q′翻转。
1
5-50
1
1
CP
D
Q
t1 t2
Q?
第一个 CP的下降沿,Q
翻转，输出反馈到 F主的输入。
10
1 0
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
QQ
CP
D 5-51
1
1
CP
D
Q
t1 t2
Q?
由于 S1=0,t1时刻
Q′翻转为 0。
10
1 0
0
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
QQ
CP
D 5-52
1
1
CP
D
Q
t1 t2
Q?
t2时刻 Q′会再变为 1 吗？
10
1 0
0
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
QQ
CP
D 5-53
1
1
CP
D
Q
t1 t2
Q?
10
1 0
0
10
由于 D=1,所以 F主 被封。
D变为 1后,Q′并不翻转为 1。
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
QQ
CP
D
！
5-54
1
1
CP
D
Q
t1 t2
Q?
10
1 0
0
10
第二个 CP的下降沿，
F从 按 F主 的输出翻转。
01
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
QQ
CP
D 5-55
1
1
CP
D
Q
t1 t2
Q?
由于 D在 CP=1期间有干扰，便产生了错误的输出（ D=1，第二个 CP后,Q输出端却为 0）。因此，主从触发器不允许在 CP=1期间有干扰，否则 有可能 产生误动作 。
5-56
主从触发方式在功能表中 CP一般用,”
表示。
CP D Q n+1
0 0
1 1
主从型 D触发器功能表 逻辑符号
C
QQ
D
5-57
5.3.3 边沿触发方式为了免除 CP=1期间输入控制电平不许改变的限制，可采用 边沿触发 方式。其特点是：触发器只在时钟跳转时发生翻转，
而在 CP=1或 CP=0期间，输入端的任何变化都不影响输出。
如果翻转发生在上升沿就叫,上升沿触发,或,正边沿触发,。如果翻转发生在下降沿就叫,下降沿触发,或,负边缘触发,。下面以边缘触发的 D触发器为例讲解 。
5-58
&e &f
Q Q
&c &d
&a &b
D CP
设原态 Q=0
并设 D=1
1
CP=0期间，
c,d被锁，
输出为 1。
0
0
11
0
5-59
1
c=1,d=1
反馈到 a、
b的输入，
a,b输出为 0,1。
0
0
11
11
0 1
0
&e &f
Q Q
&c &d
&a &b
D CP
5-60
CP正沿到达时 c,d开启，使 c=1，
d=0。
1
1
11
0 1
1 0
Q翻转为 1
0 1
&e &f
Q Q
&c &d
&a &b
D CP
5-61
CP正沿过后,d=0将
c封锁,并使
b=1，维持
d=0。
1
1 0
0 1
因此以后
CP=1期间 D的变化不影响输出。 0
0
1
&e &f
Q Q
&c &d
&a &b
D CP
5-62
CP D Q n+ 1
0? Q n
1? Q n
0 0
1 1
边沿触发的 D触发器功能表正沿触发
5-63
逻辑符号
C
Q
Q
C
Q
Q
负沿触发 正沿触发边沿触发抗干扰能力强，且不存在空翻，应用较广泛。
5-64
§ 5.1 触发器的电路结构与工作原理
§ 5.2 触发器逻辑功能的转换
§ 5.3 触发器的工作特性与参数
5-1
教学要求
掌握基本 RS触发器、同步 RS触发器、主从触发器、
边沿触发器的工作原理和逻辑功能。
了解触发器的各种电路结构。
重点、难点：
主从触发器、边沿触发器的工作原理。
触发器的逻辑功能。
作业,P205 5.1.3 5.1.6
5-2
§ 5.1 触发器的电路结构与工作原理触发器输出 有两种可能的状态,0,1。
输出状态不只与现时的输入有关，还 与原来的输出状态有关 ；
触发器可以记忆 1位二值信号。
触发器的类型（按功能）分,R-S触发器,D型触发器,JK触发器,T型触发器等。
触发器的类型（按电路结构）分：基本 RS触发器、
同步 RS触发器、主从触发器和边沿触发器。
&a &b
Q Q
DR DS
反馈两个输入端两个输出端
§ 5.1.1 基本 RS触发器
5-3
一、电路结构和工作原理逻辑符号
&a &b
Q Q
DR DS
输入 RD=0,SD=1时 若原状态,10 QQ
1
1
0
0
1
0 1
0
输出仍保持,10 QQ
5-4
&a &b
Q Q
DR DS
输入 RD=0,SD=1时 若原状态,
01 QQ
0
1
1
1
1
0 1
0
输出变为,10 QQ
5-5
输入 RD=1,SD=0时 若原状态,
10 QQ
1 0
1 01
0
1
1
输出变为：
01 QQ
&a &b
Q Q
DR DS
5-6
输入 RD=1,SD=0时 若原状态,
01 QQ
0
0
1
1
0
1 0
1
输出保持,
01 QQ
&a &b
Q Q
DR DS
5-7
输入 RD=1,SD=1时 若原状态,
10
1 11
0
0
1
输出保持原状态,
01 QQ
01 QQ
&a &b
Q Q
DR DS
5-8
输入 RD=1,SD=1时 若原状态,
10 QQ
01
1 10
1
1
0
输出保持原状态,10 QQ
&a &b
Q Q
DR DS
5-9
输入 RD=0,SD=0时
0 0
1 1
输出全是 1
但当 RD=SD=0同时变为 1时,翻转快的门输出变为 0,另一个不得翻转 。
&a &b
Q Q
DR DS
5-10
R S
n
Q
1?n
Q 功能
0 0 0
0 0 1
不用不用不允许
0 1 0
0 1 1
0
0
0
1
n
Q
置 0
1 0 0
1 0 1
1
1
1
1
n
Q
置 1
1 1 0
1 1 1
0
1
nn
QQ?
1
保持二、触发器逻辑功能的描述方法现态
：
触发器接收输入信号之前的状态
，
也就是触发器原来的稳定状态
。
次态
：
触发器接收输入信号之后所处的新的稳定状态
。
1、特性表（真值表 ）
Q
n
00 01 11 10
0 × 0 0 1
1 × 0 1 1
RS
次态 Qn+1的卡诺图
约束条件 1
)(1
SR
QRSQRSQ nnn
2、特性方程触发器的特性方程就是触发器次态
Qn+1与输入及现态 Qn之间的逻辑关系式
3、状态图描述触发器的状态转换关系及转换条件的图形称为状态图
0 1× 1/ 1× /
10/
01/
① 当触发器处在 0状态，即 Qn=0时，若输入信号 ＝ 01或
11，触发器仍为 0状态；
RS
② 当触发器处在 1状态，即 Qn=1时，若输入信号 ＝ 10或
11，触发器仍为 1状态；
RS
RS若 ＝ 10，触发器就会翻转成为 1状态。
RS若 ＝ 01，触发器就会翻转成为 0状态。
三、基本 RS触发器存在的问题
1、多个触发器输出步调是否一致，即同步问题。
2、当输入均为 0时，触发器输出不确定。
3、触发器输出随输入变换而变换。
5-13
二、基本 RS触发器的应用举例例 5.1.1 用基本 RS触发器和与非门构成 4位二进制数码寄存器 P182
5.1.2 同步触发器一、同步 RS触发器G 1 G 2
G
3
G
4
S CP RS CP R
&
Q Q
S CP R
S CP R
Q Q
Q Q
(a ) 逻辑电路
(b) 曾用符号
1S C1 1R
Q Q
(c ) 国标符号
&
&
&
RS
CP＝ 0时,R=S=1，触发器保持原来状态不变。
CP＝ 1时，工作情况与基本 RS触发器相同。
C P R S Q
n
Q
n+ 1
功能
0 × × × Q
n
nn
QQ?
1
保持
1 0 0 0
1 0 0 1
0
1
nn
QQ?
1
保持
1 0 1 0
1 0 1 1
1
1
1
1
n
Q
置 1
1 1 0 0
1 1 0 1
0
0
0
1
n
Q
置 0
1 1 1 0
1 1 1 1
不用不用不允许特性表特性方程
0
1
RS
QRSQ nn CP=1期间有效主要特点波形图
（ 1） 时钟电平控制 。 在 CP＝ 1期间接收输入信号,
CP＝ 0时状态保持不变,与基本 RS触发器相比,对触发器状态的转变增加了时间控制 。
（ 2） R,S之间有约束 。 不能允许出现 R和 S同时为
1的情况,否则会使触发器处于不确定的状态 。
CP
R
S
Q
Q
不变不变不变不变不变不变置
1
置
0
置
1
置
0
不变二、同步 JK触发器
G
3
G
4
G
1
G
2
J CP K J CP KJ CP K
Q Q
J CP K
Q Q
Q Q
(a ) 逻辑电路 (b) 曾用符号
1J C1 1K
Q Q
(c ) 国标符号
&
&&
&
nn
nnnnn
QKQJ
QKQQJQRSQ
1 CP=1期间有效将 S=JQn,R=KQn代入同步 RS触发器的特性方程，得同步 JK触发器的特性方程：
CP J K Q
n
Q
n+ 1
功能
0 × × × Q
n
nn
QQ?
1
保持
1 0 0 0
1 0 0 1
0
1
nn
QQ?
1
保持
1 0 1 0
1 0 1 1
0
0
0
1
n
Q
置 0
1 1 0 0
1 1 0 1
1
1
1
1
n
Q
置 1
1 1 1 0
1 1 1 1
1
0
nn
QQ?
1
翻转特性表
JK=00时不变
JK=01时置 0
JK=10时置 1
JK=11时翻转
0 1
JK = 1 × /
× 1/
0 × / × 0/
状态图
CP
J
K
Q
Q
波形图在数字电路中,凡在 CP时钟脉冲控制下,根据输入信号 J,K情况的不同,具有置 0,置 1,保持和翻转功能的电路,都称为 JK触发器 。
三、同步 D触发器（ D锁存器）
G
3
G
4
G
1
G
2
S R
D
G
1
G
2
CP
Q Q
(a ) D 触发器的构成
1
D
D C P
1D C 1
Q Q
(c ) 逻辑符号
CP
G
3
G
4
& &
Q Q
(b ) D 触发器的简化电路
S R
&&
&& & &
DQDDQRSQ nnn 1
CP=1期间有效将 S=D,R=D代入同步 RS触发器的特性方程，得同步
D触发器的特性方程：
0 1
D = 1/
0/
0/ 1/
状态图波形图在数字电路中,凡在 CP时钟脉冲控制下,根据输入信号 D情况的不同,具有置 0,置 1功能的电路,都称为 D触发器 。
CP
D
Q
Q
(a ) 74 L S 37 5 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
74 L S 37 5
1 2 3 4 5 6 7 8
V
C C
4 D
4 Q
4 Q
2 G
3 Q
3 Q
3 D
1 D 1 Q
1 Q 1 G
2 Q
2 Q
2 D G N D
(b ) C C 40 4 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
C C 40 42
1 2 3 4 5 6 7 8
V
DD
4 Q
4 D
3 D
3 Q
3 Q
2 Q
2 Q
4 Q 1 Q
1 Q
1 D
CP
P O L
2 D V
SS
集成同步 D触发器
CP1,2
CP3,4
POL＝ 1时,CP＝ 1有效，锁存的内容是 CP下降沿时刻 D的值；
POL＝ 0时,CP＝ 0有效，锁存的内容是 CP上升沿时刻 D的值。
5.1.3 主从触发器一、主从 RS触发器
G
5
G
6
G
1
G
2
G
7
主触发器 G
8
Q
m
Q
m
G
3
从触发器 G
4&&
Q Q
&&
1
S R C P
CP
G
9
(a ) 逻辑电路
&
&&
&
工作原理
（ 1） 接收输入信号过程
CP=1期间：主触发器控制门 G7、
G8打开，接收输入信号 R,S，有：
从触发器控制门 G3,G4封锁,其状态保持不变 。
0
1
RS
QRSQ nmnm
1
0
G
5
G
6
G
1
G
2
G
7
主触发器 G
8
Q
m
Q
m
G
3
从触发器 G
4&&
Q Q
&&
1
S R CP
CP
G
9
&
&&
&
0
1
（ 2） 输出信号过程
CP下降沿到来时,主触发器控制门 G7,G8封锁,在 CP=1期间接收的内容被存储起来 。 同时,
从触发器控制门 G3,G4被打开,
主触发器将其接收的内容送入从触发器,输出端随之改变状态 。 在 CP=0期间,由于主触发器保持状态不变,因此受其控制的从触发器的状态也即 Q,Q
的值当然不可能改变 。
0
1
RS
QRSQ nn CP下降沿到来时有效特性方程
Q Q
S R
S C P R
Q Q
( b ) 曾用符号
1 S 1 R
S C P R
Q Q
( c ) 国标符号
CP C1
逻辑符号 电路特点主从 RS触发器采用主从控制结构,从根本上解决了输入信号直接控制的问题,具有
CP＝ 1期间接收输入信号,
CP下降沿到来时触发翻转的特点 。 但其仍然存在着约束问题,即在 CP＝ 1期间,
输入信号 R和 S不能同时为 1。
G
1
G
2
J K CP
G
7
主 G
8
G
5
G
6
G
3
从 G
4
Q Q
1
G
9
Q
m
Q
m
&&
&&
& &
& &
二、主从 JK触发器
nn KQRQJS
下降沿到来时有效CP
QKQJ
QKQQJ
QRSQ
nn
nnn
nn
1
代入主从 RS触发器的特性方程,
即可得到主从 JK触发器的特性方程：
将主从 JK触发器没有约束。
J K Q
n
Q
n+ 1
功能
0 0 0
0 0 1
0
1
nn
QQ?
1
保持
0 1 0
0 1 1
0
0
0
1
n
Q
置 0
1 0 0
1 0 1
1
1
1
1
n
Q
置 1
1 1 0
1 1 1
1
0
nn
QQ?
1
翻转特性表
CP
J
K
Q
时序图
Q Q
J K
J C P K
Q Q
曾用符号
1 J 1 K
J C P K
Q Q
国标符号
CP C1
电路特点逻辑符号
① 主从 JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有 CP
＝ 1期间接收输入信号，
CP下降沿到来时触发翻转的特点。
②输入信号 J,K之间没有约束。
③存在一次变化问题。
G
1
G
2
J K CP
G
7
G
8
G
5
G
6
G
3
G
4
Q Q
1 G
9
R
D
S
D
&&
&&
&&
& &
带清零端和预置端的主从 JK触发器
RD=0，直接置 0
01
1
1
10
0
1
SD=0，直接置 1
G
1
G
2
J K CP
G
7
G
8
G
5
G
6
G
3
G
4
Q Q
1 G
9
R
D
S
D
&&
&&
&&
& &
10
0
0
1
1
1
1
S
D
J C P K R
D
Q Q
S
D
R
D
J K
J C P K
Q Q
曾用符号 国标符号
CP
R
D
S
D
S 1J 1K R
Q Q
C1
带清零端和预置端的主从
JK触发器的逻辑符号集成主从 JK触发器 14 13 1 2 1 1 1 0 9 8
7472
1 2 3 4 5 6 7
V
C C
S
D
R
D
K
3
K
2
K
1
Q
( b ) 7 4 7 2 的引脚图
( a ) 7 4 L S 7 6 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
7 4 L S 7 6
1 2 3 4 5 6 7 8
1 K
1 Q
1 Q
G N D
2 K
2 Q
2 Q
2 J
1 CP 1 S
D
1 R
D
1 J V
CC
2 CP
2 S
D
2 R
D NC
CP
J
1
J
2
J
3
Q G N D
321 KKKK?
321 JJJJ?
低电平有效低电平有效
CP下降沿触发
1J 2K
S R
S
D
J
1
J
2
J
3
C P K
1
K
2
K
3
R
D
Q Q
CP&
&
与输入主从 JK触发器的逻辑符号主从 JK触发器功能完善，并且输入信号 J,K之间没有约束。但主从 JK触发器还存在着一次变化问题，即主从 JK
触发器中的主触发器，在 CP＝ 1期间其状态能且只能变化一次，这种变化可以是 J,K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。
5.1.4 边沿触发器一、边沿 D触发器工作原理
G
5
G
6
G
1
G
2
CP
G
3
从 G
4&
Q Q
1
G
7
主 G
8
&
&
1
D
1
Q
m
Q
m
&
&
&
&
&
（ 1） CP＝ 0时,门 G7,G8被封锁,门 G3,G4打开,从触发器的状态取决于主触发器 Q=Qm、
Q=Qm,输入信号 D不起作用 。
（ 2） CP＝ 1时,门 G7,G8打开,
门 G3,G4被封锁,从触发器状态不变,主触发器的状态跟随输入信号 D的变化而变化,即在 CP＝ 1期间始终都有 Qm=D。
G
5
G
6
G
1
G
2
CP
G
3
从 G
4&
Q Q
1
G
7
主 G
8
&
&
1
D
1
Q
m
Q
m
&
&
&
&
&
DQ n 1
下降沿时刻有效
（ 3） CP下降沿到来时，封锁门
G7,G8，打开门 G3,G4，主触发器锁存 CP下降时刻 D的值，即
Qm=D，随后将该值送入从触发器，使 Q=D,Q=D。
（ 4） CP下降沿过后，主触发器锁存的 CP下降沿时刻 D的值被保存下来，而从触发器的状态也将保持不变。
综上所述，边沿 D触发器的特性方程为：
边沿 D触发器没有一次变化问题。
D C P
Q Q
D
Q Q
曾用符号
D C P
1D
Q Q
国标符号
C P C 1
逻辑符号
14 13 1 2 1 1 1 0 9 8
74 L S 74
1 2 3 4 5 6 7
V
C C
2 R
D
2 D
2 CP
2 S
D
2 Q
2 Q
1 R
D
1 D
1 CP
1 S
D
1 Q
1 Q G ND
14 13 1 2 1 1 1 0 9 8
CC4013
1 2 3 4 5 6 7
V
C C
2 Q
2 Q
2 CP
2 R
D
2 D
2 S
D
1 Q
1 Q
1 CP
1 R
D
1 D
1 S
D
V
SS
( a ) 74 L S 74 引脚排列图 ( b) CC 4 01 3 引脚排列图集成边沿 D触发器注意,CC4013的异步输入端 RD和 SD为高电平有效 。
CP上升沿触发二、边沿 JK触发器
D
CP
&
&
Q Q
1
&
&&
1
1
≥ 1
≥ 1
J
K
&
&
&
&
nn
nn
nn
nn
nn
QKQJ
KJQKQJ
QKQJ
KQQJ
KQQJD
))((
)(
nn
n
QKQJ
DQ
1
CP下降沿时刻有效
J C P K
Q Q
J K
Q Q
曾用符号
J C P K
1 J 1 K
Q Q
国标符号
C P
C 1
边沿 JK触发器的逻辑符号边沿 JK触发器的特点
① 边沿触发，无一次变化问题。
②功能齐全，使用方便灵活。
③抗干扰能力极强，
工作速度很高。
集成边沿 JK触发器
(a ) 74 L S 11 2 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
74 L S 11 2
1 2 3 4 5 6 7 8
V
C C
1 R
D
2 R
D
2 CP
2 K
2 J
2 S
D
2 Q
1 CP
1 K
1 J
1 S
D
1 Q
1 Q
2 Q G ND
(b ) CC4 02 7 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
CC4 02 7
1 2 3 4 5 6 7 8
V
DD
2 Q
2 Q
2 CP
2 R
D
2 K
2 J
2 S
D
1 Q
1 Q
1 CP
1 R
D
1 K
1 J
1 S
D
V
SS
① 74LS112为 CP下降沿触发 。
② CC4027为 CP上升沿触发,且其异步输入端 RD和 SD为高电平有效 。
注意教学要求
了解各种功能触发器的逻辑转换。
理解触发器的触发方式。
重点、难点：
各触发器的特性方程及逻辑转换作业,P208 5.2.9 5.2.10 5.2.11
5.2 触发器逻辑功能的转换转换步骤：
（ 1） 写出已有触发器和待求触发器的特性方程 。
（ 2） 变换待求触发器的特性方程,使之形式与已有触发器的特性方程一致 。
（ 3） 比较已有和待求触发器的特性方程,根据两个方程相等的原则求出转换逻辑 。
（ 4） 根据转换逻辑画出逻辑电路图 。
转换方法：
利用令已有触发器和待求触发器的特性方程相等的原则，
求出转换逻辑。
1、将 JK触发器转换为 RS,D,T和 T＇ 触发器
JK触发器 → RS触发器
0
1
RS
QRSQ nn
nn
nnnn
nnn
nnn
nnnnn
QRQS
R S QSQRQRQS
RRSQQRQS
QRSQQS
QRQQSQRSQ
)(
)(
1
RS触发器特性方程变换 RS触发器的特性方程,使之形式与 JK
触发器的特性方程一致：
RK
SJ
nnn QKQJQ 1
nnn QRQSQ 1
比较，得：
1J
C 1
1K
S
CP
R
Q
Q
电路图
JK触发器 → D触发器
1J
C 1
1K
D Q
Q
1
CP
写出 D触发器的特性方程,并进行变换,使之形式与 JK触发器的特性方程一致：
nnnnn DQQDQQDDQ )(1
与 JK触发器的特性方程比较,得：
DK
DJ
电路图
JK触发器 → T触发器在数字电路中,凡在 CP时钟脉冲控制下,根据输入信号 T取值的不同,具有保持和翻转功能的电路,即当 T＝ 0时能保持状态不变,T＝ 1时一定翻转的电路,都称为 T触发器 。
T Q
n
Q
n+ 1
功能
0 0
0 1
0
1
nn
QQ?
1
保持
1 0
1 1
1
0
nn
QQ?
1
翻转特性表 逻辑符号
T C P
1 T
Q Q
C 1
T触发器特性方程：
nnnn QTQTQTQ 1
与 JK触发器的特性方程比较,得：
TK
TJ
电路图
1J
C 1
1K
T Q
Q
CP
0 1
T= 1/
1/
0/ 0/
CP
T
Q
Q
状态图时序图
JK触发器 → T＇ 触发器在数字电路中,凡每来一个时钟脉冲就翻转一次的电路,
都称为 T＇ 触发器 。
特性表逻辑符号
C P
Q Q
C 1
Q n Q n +1 功能
0
1
1
0
nn QQ 1
翻转
T ＇ 触发器特性方程：
与 JK触发器的特性方程比较,得：
TK
TJ
电路图
1J
C 1
1K
1 Q
Q
CP
nn QQ 1
变换 T＇ 触发器的特性方程：
nnnn QQQQ 111
CP
Q
Q
0 1
状态图时序图
2、将 D触发器转换为 JK,T和 T＇ 触发器
D触发器 → JK触发器
nn QKQJD
J 1D
C1
Q
Q
CP
≥ 1&
&1K
D触发器 → T触发器
nQTD
T
1D
C1
Q
Q
CP
=1
D触发器 → T＇ 触发器
nQD?
CP
1D
C1
Q
Q
本节小结,
触发器是数字电路的极其重要的基本单元 。 触发器有两个稳定状态,在外界信号作用下,可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变 。 因此,触发器可以作为二进制存储单元使用 。
触发器的逻辑功能可以用真值表,卡诺图,特性方程,状态图和波形图等 5种方式来描述 。 触发器的特性方程是表示其逻辑功能的重要逻辑函数,在分析和设计时序电路时常用来作为判断电路状态转换的依据 。
各种不同逻辑功能的触发器的特性方程为：
RS触发器,Qn+1=S+RQn,其约束条件为,RS＝ 0
JK触发器,Qn+1=JQn+KQn
D触发器,Qn+1=D
T触发器,Qn+1=TQn+TQn
T＇ 触发器,Qn+1=Qn
同一种功能的触发器,可以用不同的电路结构形式来实现；
反过来,同一种电路结构形式,可以构成具有不同功能的各种类型触发器 。
触发方式？
§ 5.3 触发器的触发方式研究翻转时刻与时钟脉冲间的关系
5-43
5.3.1 电位触发方式电位触发正电位触发负电位触发
CP=1 期间翻转
CP=0 期间翻转
5-44
例如：前面讲的 D触发器就是电位触发方式 。
D
&c &d
Q Q
DR DS
&a &b
CP
5-45
结构简单、速度快。
只要 CP存在就可以翻转，容易造成空翻。
CP
D
Q
空翻
5-46
电位触发的符号
C
Q
Q
C
Q
Q
正电位触发 负电位触发
5-47
5.3.2 主从触发方式主从触发方式的翻转过程：
前沿处，输出交叉反馈到 F主 。
后沿处，输出传递到 F从 翻转完成。CP
CP=1期间输入端控制信号不容许变化
5-48
以主从触发的 D触发器为例：
CP
D
干扰
t1 t2
假设在 CP=1期间 D有一干扰
t1以后的输出波形如何变化？
Q
5-49
CP
D
Q
t1 t2
Q?
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
CP
D
第一个 CP正沿到来时,Q′翻转。
1
5-50
1
1
CP
D
Q
t1 t2
Q?
第一个 CP的下降沿,Q
翻转，输出反馈到 F主的输入。
10
1 0
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
CP
D 5-51
1
1
CP
D
Q
t1 t2
Q?
由于 S1=0,t1时刻
Q′翻转为 0。
10
1 0
0
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
CP
D 5-52
1
1
CP
D
Q
t1 t2
Q?
t2时刻 Q′会再变为 1 吗？
10
1 0
0
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
CP
D 5-53
1
1
CP
D
Q
t1 t2
Q?
10
1 0
0
10
由于 D=1,所以 F主 被封。
D变为 1后,Q′并不翻转为 1。
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
CP
D
！
5-54
1
1
CP
D
Q
t1 t2
Q?
10
1 0
0
10
第二个 CP的下降沿，
F从 按 F主 的输出翻转。
01
R2 S2C
F从Q Q
R1 S1C
F主Q? Q?
CP
CP
D 5-55
1
1
CP
D
Q
t1 t2
Q?
由于 D在 CP=1期间有干扰，便产生了错误的输出（ D=1，第二个 CP后,Q输出端却为 0）。因此，主从触发器不允许在 CP=1期间有干扰，否则 有可能 产生误动作 。
5-56
主从触发方式在功能表中 CP一般用,”
表示。
CP D Q n+1
0 0
1 1
主从型 D触发器功能表 逻辑符号
C
D
5-57
5.3.3 边沿触发方式为了免除 CP=1期间输入控制电平不许改变的限制，可采用 边沿触发 方式。其特点是：触发器只在时钟跳转时发生翻转，
而在 CP=1或 CP=0期间，输入端的任何变化都不影响输出。
如果翻转发生在上升沿就叫,上升沿触发,或,正边沿触发,。如果翻转发生在下降沿就叫,下降沿触发,或,负边缘触发,。下面以边缘触发的 D触发器为例讲解 。
5-58
&e &f
Q Q
&c &d
&a &b
D CP
设原态 Q=0
并设 D=1
1
CP=0期间，
c,d被锁，
输出为 1。
0
0
11
0
5-59
1
c=1,d=1
反馈到 a、
b的输入，
a,b输出为 0,1。
0
0
11
11
0 1
0
&e &f
Q Q
&c &d
&a &b
D CP
5-60
CP正沿到达时 c,d开启，使 c=1，
d=0。
1
1
11
0 1
1 0
Q翻转为 1
0 1
&e &f
Q Q
&c &d
&a &b
D CP
5-61
CP正沿过后,d=0将
c封锁,并使
b=1，维持
d=0。
1
1 0
0 1
因此以后
CP=1期间 D的变化不影响输出。 0
0
1
&e &f
Q Q
&c &d
&a &b
D CP
5-62
CP D Q n+ 1
0? Q n
1? Q n
0 0
1 1
边沿触发的 D触发器功能表正沿触发
5-63
逻辑符号
C
Q
Q
C
Q
Q
负沿触发 正沿触发边沿触发抗干扰能力强，且不存在空翻，应用较广泛。
5-64
