第六章 时序逻辑电路的分析与设计
§ 6.1 时序逻辑电路的基本概念
§ 6.2 时序逻辑电路的分析方法
§ 6.3 同步时序逻辑电路的设计方法教学要求
掌握同步时序逻辑电路的分析方法。
了解异步时序电路的分析方法。
重点：
同步时序逻辑电路的分析。
难点：
同步时序逻辑电路的分析。
作业,P234 6.2.5 6.2.8
时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器 。
一、时序逻辑电路的特点在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且 还和电路原来的状态有关 者，都叫做时序逻辑电路，
简称 时序电路 。
组合逻辑电路存储功能
...,..
...,..
X
Q
Z
Y
§ 6.1 概述反馈触发器二、时序电路的分类
（ 1） 根据时钟分类同步时序电路,各个触发器的时钟脉冲相同，电路状态改变时，电路中要更新状态的触发器是同步翻转的。
异步时序电路,各个触发器的时钟脉冲不同，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。
（ 2） 根据输出分类米利型时序电路,输出不仅与现态有关，而且还决定于电路当前的输入。
Mealy
穆尔型时序电路,其输出仅决定于电路的现态，与电路当前的输入无关；
Moore 或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。
三、时序电路的描述
1.逻辑方程式
2.状态表状态方程,（ 6.1.3）是核心，是着手点。
驱动方程,（ 6.1.2）是关键，是重点。
输出方程,（ 6.1.1）是目的，是功能点。
由功能决定由触发器类型决定条件 现态 次态或输出
3.状态图
4.时序图现态 次态条件次态与现态可以相同变量 1
变量 n
t
t
§ 6.2 时序逻辑电路的分析一,分析步骤：
1、写出已知电路各 CP表达式，各触发器驱动方程，时序电路的输出方程；2、求出电路状态方程；
3、列出状态表、或状态图或时序图；
4、总结电路功能。
同步电路可以不写电路图时钟方程、
驱动方程和输出方程状态方程状态图、
状态表或时序图判断电路逻辑功能
1 2
3
5 计算4
Y
Q
1
Q
1
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
Q
0
Q
0
FF
0
F F
1
F F
2
CP
CPCPCPCP 012
例
nn QQY 21?
nn
nn
nn
QKQJ
QKQJ
QKQJ
2020
0101
1212
时钟方程：
输出方程,输出仅与电路现态有关，为穆尔型时序电路。
同步时序电路的时钟方程可省去不写。
驱动方程：
1
写方程式
2 求状态方程
JK触发器的特性方程：
nnn QKQJQ 1
将各触发器的驱动方程代入,即得电路的状态方程：
nnnnnnnn
nnnnnnnn
nnnnnnnn
QQQQQQKQJQ
QQQQQQKQJQ
QQQQQQKQJQ
202020000
1
0
010101111
1
1
121212222
1
2
nn
nn
nn
QKQJ
QKQJ
QKQJ
2020
0101
1212
现 态 次 态 输 出
nnn QQQ
012
1
0
1
1
1
2
nnn QQQ
Y
3 计算、列状态表
nn
nn
nn
nn
QQY
QQ
QQ
QQ
21
2
1
0
0
1
1
1
1
2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 1
0 1 1
1 0 1
1 1 1
0 0 0
0 1 0
1 0 0
1 1 0
0
0
0
0
1
1
0
0
000
10
0
0
1
0
1
1
1
2
Y
Q
Q
Q
n
n
n
1
1
11
01
0
4 画状态图、时序图
000 → 001 → 011
/1 ↑ ↓ /0
100 ← 110 ← 111
/ 0 / 0
/ 0 / 0
( a ) 有效循环
0 1 0 1 0 1
( b ) 无效循环
/0
/1
排列顺序：
/ Y
nnn
QQQ
012
状态图
1 2 3 4 5 6
CP
Q 0
Q 1
Q 2
Y
5
电路功能时序图有效循环的 6个状态分别是 0～ 5这 6个十进制数字的格雷码,并且在时钟脉冲 CP的作用下,这 6个状态是按递增规律变化的,即：
000→001→011→111→110→100→000→…
所以这是一个用格雷码表示的六进制同步加法计数器 。
当对第 6个脉冲计数时,计数器又重新从 000开始计数,
并产生输出 Y＝ 1。
例 2 试分析如图所示时序电路的逻辑功能 。
CP
X
＞
1 J
C
1
1K
＞
1 J
C
1
1K
= 1
Q 1
“1,
Q 2
Y
&
Q 2 Q
1
FF 1
FF 2
＞
1 J
C
电路是由两个 JK触发器组成的莫尔型同步时序电路。
解,1.了解电路组成。
J2=K2=X? Q1
J1=K1=1
Y=Q2Q1
2.写出下列各逻辑方程式：
输出方程激励方程
1n1 1 1 11 1 Qn n nQ Q Q
12 1 2Xn n nQ Q Q
1Q J Qn n nKQ
J2=K2=X? Q1J1=K1=1
1Q J Qn n nKQ
将激励方程代入 JK触发器的特性方程得状态方程
1 n n2 1 2 1 2X X Qn n nQ Q Q Q
整理得：
FF2FF1
3.列出其状态转换表，画出状态转换图和波形图
111nnQQ 12 1 2Xn nnQ Q Q Y=Q2Q1
nn 12QQ
Ynn /QQ 1112
1 1
1 0
0 1
0 0
X=1X=0
状态转换表
1 0 / 10 0 / 1
0 1 / 01 1 / 0
0 0 / 01 0 / 0
1 1 / 00 1 / 0
状态图
X / Y
0/0
0/ 1 0/0
0/0
00
11
01
10
Q 2 Q 1
1 /0
1 /0
1/1
00
11
01
10
1/0
nn 12QQ
Ynn /QQ 1112
1 0 / 10 0 / 11 1
0 1 / 01 1 / 01 0
0 0 / 01 0 / 00 1
1 1 / 00 1 / 00 0
X=1X=0
画出状态图根据状态转换表，画出波形图。
nnQQ 01 1
011 nn QQ
11 0 0 0 1 1
00 1 1 1 1 0
00 0 1 0 0 1
01 10 10 0
A= 1A= 0
Z
CP
A
Q
0
Q 1
Z
1
0
0
1
1
1
0
0
1
1
0
1
1
0Q
2
Q1
X /Y
0 /0
0/ 1
1 /0
0 /0 1 /0
0 /0
1 /1
00
11
01
10
1 /0
Q 2 Q 1
X=0时
0 0 0 1 1 0 11
00 1 1 10 01
电路功能：可逆计数器
X=1时
Y可理解为进位或借位端。
电路进行加 1计数电路进行减 1计数 。
４,确定电路的逻辑功能,
CP
Q 2
Q 2
1D
C 1
1D
C 1
Q 1
Q 1
FF 0 F F 1 F F 2
1D
C 1
Q 0
Q 0
例电路没有单独的输出，为穆尔型时序电路。
异步时序电路，时钟方程：
驱动方程：
1
写方程式
CPCPQCPQCP 00112,，
nnn QDQDQD 001122,，
上升沿时刻有效上升沿时刻有效上升沿时刻有效
CP
Q
Q
00
1
0
011
1
1
122
1
2
nn
nn
nn
QDQ
QDQ
QDQ
DQ n 1
2 求状态方程
D触发器的特性方程：
将各触发器的驱动方程代入,即得电路的状态方程：
CPCPQCPQCP 00112,，
nnn QDQDQD 001122,，
3 计算、列状态表现 态 次 态 注
nnn
QQQ
012
1
0
1
1
1
2
nnn
QQQ 时钟条件
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
CP
Q
Q
0
1
0
01
1
1
12
1
2
nn
nn
nn
QQ
QQ
QQ
CP,10
Q,10
Q,10
1
0
0
1
1
1
1
2
n
n
n
Q
Q
Q
CP,01
不变不变
CP,10
Q,01
1
0
0
1
1
2
n
n
n
不变
1 不变
Q,01 1,1 不变
,
,0
不变不变
0 0 0 ← 001 ← 010 ← 011
↓ ↑
111 → 110 → 101 → 100
(a ) 状态图 (b ) 时序图
CP
Q
0
Q
1
Q
2
排列顺序：
nnn
QQQ
012
4
5 电路功能由状态图可以看出,在时钟脉冲 CP的作用下,电路的 8个状态按递减规律循环变化,即：
000→111→110→101→100→011→010→001→000→…
电路具有递减计数功能,是一个 3位二进制异步减法计数器 。
画状态图、时序图教学要求
掌握同步时序逻辑电路的设计方法。
重点、难点：
同步时序逻辑电路的设计步骤。
作业,P237 6.3.2 6.3.3
§ 6.3 时序逻辑电路的设计方法一、设计步骤：
1、画出状态图，并化简；
2、对各状态进行编码；
3、选择触发器的个数和类型；
4、列出真值表，写出各触发器驱动方程；
5、画逻辑图，并校验自启动能力。
设计要求原始状态图最简状态图画电路图检查电路能否自启动
1 2
4
6
时序电路的设计步骤：
选触发器，求时钟、输出、状态、
驱动方程
5
状态分配
3
化简例
1 建立原始状态图设计一个按自然态序变化的 7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。
000 → 001 → 010 → 011
↓ /0
110 ← 101 ← 100
/ 0 / 0
/ 0 / 0 / 0
排列顺序：
/ Y
nnn QQQ
012
/1
状态化简2
状态分配3
已经最简。
已是二进制状态。
4 选触发器，求时钟、输出、状态、驱动方程因需用 3位二进制代码，选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
由于要求采用同步方案，故时钟方程为：
CPCPCPCP 210
输出方程：
nn QQY 21?
Y 的卡诺图
00 01 11 10
0 0 0 1 0
1 0 0 × 0
nn
QQ
12
n
Q
0
( a )
1
0
n
Q 的卡诺图
00 01 11 10
0 1 1 0 1
1 0 0 × 0
nn
QQ
12
n
Q
0
( b )
1
1
n
Q 的卡诺图
00 01 11 10
0 0 1 0 0
1 1 0 × 1
nn
QQ
12
n
Q
0
( c )
1
2
n
Q 的卡诺图
00 01 11 10
0 0 0 0 1
1 0 1 × 1
nn
QQ
12
n
Q
0
nnnnnn
nnnnnn
nnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQ
QQQQQ
21201
1
2
10210
1
1
0012
0102
1
0
1
状态方程不化简，以便使之与 JK触发器的特性方程的形式一致。
nn
QQJ
120
,1
0
K
n
QJ
01
,
nn
QQK
021
nn
QQJ
012
,nQK
12
Y
FF 0 F F 1 F F 2
CP
Q 1
Q 1
Q 2
Q 2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
Q 0
Q 0
&
1
&
&
比较,得驱动方程：
nnnnnn
nnnnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQQ
21201
1
2
10210
1
1
0012
1
0
1
电路图
5
nnn QKQJQ 1
检查电路能否自启动6
0
0
01
21201
1
2
10210
1
1
0012
1
0
nnnnnn
nnnnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQQ
将无效状态 111代入状态方程计算：
可见 111的次态为有效状态 000，
电路能够自启动。
设计一个串行数据检测电路,当连续输入 3个或 3个以上 1时,电路的输出为 1,其它情况下输出为 0。 例如：
输入 X 101100111011110
输出 Y 000000001000110
例
1 建立原始状态图
S0 S1
S2S3
设电路开始处于初始状态为 S0。
第一次输入 1时，由状态 S0转入状态 S1，并输出 0；
1/0
X/Y
若继续输入 1，由状态 S1转入状态 S2，并输出 0；
1/0
如果仍接着输入 1，由状态 S2转入状态 S3，并输出 1；
1/1
此后若继续输入 1，电路仍停留在状态 S3，并输出 1。
1/1
电路无论处在什么状态，
只要输入 0，都应回到初始状态，并输出 0，以便重新计数。
0/00/0
0/0
0/0
0/ 0
1/ 0
1/ 0
1 /0
1/ 0
0/ 0
(c ) 二进制状态图
1 0
0/ 0
1/ 1
00 01
0/ 0
1/ 0
1/ 0
1 /0
1/ 0
0/ 0
(b) 简化状态图
S
2
0/ 0
1/ 1
S
0
S
1
原始状态图中,凡是在输入相同时,输出相同,要转换到的次态也相同的状态,称为等价状态 。 状态化简就是将多个等价状态合并成一个状态,把多余的状态都去掉,从而得到最简的状态图 。
状态化简2 状态分配3
1 / 0
0 / 0
1 / 1
0 / 0 0 /0 1 / 0
1 / 1
(a ) 原始状态图
S
3
S
2
0 / 0 S
0
S
1
所得原始状态图中，状态 S2和 S3等价。因为它们在输入为 1时输出都为 1，且都转换到次态 S3；在输入为 0时输出都为 0，且都转换到次态
S0。所以它们可以合并为一个状态，合并后的状态用 S2表示。
S0=00
S1=01
S2=10
4 选触发器，求时钟、输出、状态、驱动方程选用 2个 CP下降沿触发的 JK触发器,分别用 FF0,FF1表示 。 采用同步方案,即取：
输出方程
nXQY 1?
状态方程
( a )
1
0
n
Q 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 1 0 × 0
nn
QQ
01
nnn QQXQ 0110 nnnn XQQXQQ 11011
( b )
1
1
n
Q 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 0 1 × 1
nn
QQ
01
Y 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 0 0 × 1
nn
QQ
01
nnnn
nnnn
XQQXQQ
QQQXQ
110
1
1
001
1
0 0
nnn QKQJQ 1
比较,得驱动方程：
电路图
5
XKXQJ
KQXJ
n
n
101
010
1
Y
FF
0
F F
1
1
X
Q
1
Q
1
1 J
C 1
1K
1 J
C 1
1K
&
Q
0
Q
0
CP
&
1
&
检查电路能否自启动6
00 ← 11 → 01
0 / 0 1 / 1
将无效状态 11代入输出方程和状态方程计算：
电路能够自启动。
例 设计一个异步时序电路，要求如右图所示状态图。
0 0 0 → 001 → 010
↑ ↓
1 0 1 ← 100 ← 011
/ 0 / 0
/ 0 / 0
/ 1 / 0
排列顺序：
/ Y
nnn
QQQ 012
4 选触发器，求时钟、输出、状态、驱动方程选用 3个 CP上升沿触发的 D触发器，分别用 FF0,FF1,FF2表示。
输出方程
00 01 11 10
0 0 0 × 0
1 0 0 × 1
nn
QQ
12
n
Q
0
Y 的卡诺图
nn QQY
02?
次态卡诺图
00 01 11 10
0 0 0 1 0 11 ××× 101
1 010 100 ××× 000
n
Q
0
nn
QQ
12
次态卡诺图
CP
Q 0
Q 1
Q 2
t 1 t 2 t 3 t 4 t 5 t 6
时钟方程：
CPCP?0
01 QCP?
02 QCP?
FF0每输入一个 CP翻转一次，只能选 CP。选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。
FF1在 t2,t4时刻翻转，可选 Q0。
FF2在 t4,t6时刻翻转，可选 Q0。
CP
Q
0
Q
1
Q
2
t
1
t
2
t
3
t
4
t
5
t
6
( a )
1
0
n
Q 的卡诺图
00 01 11 10
0 1 1 × 1
1 0 0 × 0
nn
QQ
12
n
Q
0
nn QQ 010
nnn QQQ 1211
nn QQ 112
00 01 11 10
× × × ×
1 0 × 0
nn
1
( b )
1
1
n
Q
的卡诺图( c )
1
2
n
Q
的卡诺图
00 01 11 10
× × × ×
0 1 × 0
00 01 11 10
0 0 0 1 0 11 ××× 101
1 010 100 ××× 000
n
Q
0
nn
QQ
12
次态卡诺图
n
nn
n
QD
QQD
QD
12
121
00
Q
2
Q
2
Y
Q
0
Q
0
FF
0
F F
1
F F
2
Q
1
Q
1
1D
C1
&
CP
1D
C1
&1D
C1电路图
5
检查电路能否自启动6
将无效状态 110,111
代入输出方程和状态方程计算：
电路能够自启动。
特性方程：
110 → 111 → 100
/ 0 / 1
本节小结：
时序电路的特点是：在任何时刻的输出不仅和输入有关,而且还决定于电路原来的状态 。 为了记忆电路的状态,时序电路必须包含有存储电路 。 存储电路通常以触发器为基本单元电路构成 。
时序电路可分为同步时序电路和异步时序电路两类 。 它们的主要区别是,前者的所有触发器受同一时钟脉冲控制,而后者的各触发器则受不同的脉冲源控制 。
时序电路的逻辑功能可用逻辑图,状态方程,
状态表,卡诺图,状态图和时序图等 6种方法来描述,
它们在本质上是相通的,可以互相转换 。
时序电路的分析，就是由逻辑图到状态图的转换；
而时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。
§ 6.1 时序逻辑电路的基本概念
§ 6.2 时序逻辑电路的分析方法
§ 6.3 同步时序逻辑电路的设计方法教学要求
掌握同步时序逻辑电路的分析方法。
了解异步时序电路的分析方法。
重点：
同步时序逻辑电路的分析。
难点：
同步时序逻辑电路的分析。
作业,P234 6.2.5 6.2.8
时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器 。
一、时序逻辑电路的特点在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且 还和电路原来的状态有关 者，都叫做时序逻辑电路，
简称 时序电路 。
组合逻辑电路存储功能
...,..
...,..
X
Q
Z
Y
§ 6.1 概述反馈触发器二、时序电路的分类
（ 1） 根据时钟分类同步时序电路,各个触发器的时钟脉冲相同，电路状态改变时，电路中要更新状态的触发器是同步翻转的。
异步时序电路,各个触发器的时钟脉冲不同，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。
（ 2） 根据输出分类米利型时序电路,输出不仅与现态有关，而且还决定于电路当前的输入。
Mealy
穆尔型时序电路,其输出仅决定于电路的现态，与电路当前的输入无关；
Moore 或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。
三、时序电路的描述
1.逻辑方程式
2.状态表状态方程,（ 6.1.3）是核心，是着手点。
驱动方程,（ 6.1.2）是关键，是重点。
输出方程,（ 6.1.1）是目的，是功能点。
由功能决定由触发器类型决定条件 现态 次态或输出
3.状态图
4.时序图现态 次态条件次态与现态可以相同变量 1
变量 n
t
t
§ 6.2 时序逻辑电路的分析一,分析步骤：
1、写出已知电路各 CP表达式，各触发器驱动方程，时序电路的输出方程；2、求出电路状态方程；
3、列出状态表、或状态图或时序图；
4、总结电路功能。
同步电路可以不写电路图时钟方程、
驱动方程和输出方程状态方程状态图、
状态表或时序图判断电路逻辑功能
1 2
3
5 计算4
Y
Q
1
Q
1
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
Q
0
Q
0
FF
0
F F
1
F F
2
CP
CPCPCPCP 012
例
nn QQY 21?
nn
nn
nn
QKQJ
QKQJ
QKQJ
2020
0101
1212
时钟方程：
输出方程,输出仅与电路现态有关，为穆尔型时序电路。
同步时序电路的时钟方程可省去不写。
驱动方程：
1
写方程式
2 求状态方程
JK触发器的特性方程：
nnn QKQJQ 1
将各触发器的驱动方程代入,即得电路的状态方程：
nnnnnnnn
nnnnnnnn
nnnnnnnn
QQQQQQKQJQ
QQQQQQKQJQ
QQQQQQKQJQ
202020000
1
0
010101111
1
1
121212222
1
2
nn
nn
nn
QKQJ
QKQJ
QKQJ
2020
0101
1212
现 态 次 态 输 出
nnn QQQ
012
1
0
1
1
1
2
nnn QQQ
Y
3 计算、列状态表
nn
nn
nn
nn
QQY
21
2
1
0
0
1
1
1
1
2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 1
0 1 1
1 0 1
1 1 1
0 0 0
0 1 0
1 0 0
1 1 0
0
0
0
0
1
1
0
0
000
10
0
0
1
0
1
1
1
2
Y
Q
Q
Q
n
n
n
1
1
11
01
0
4 画状态图、时序图
000 → 001 → 011
/1 ↑ ↓ /0
100 ← 110 ← 111
/ 0 / 0
/ 0 / 0
( a ) 有效循环
0 1 0 1 0 1
( b ) 无效循环
/0
/1
排列顺序：
/ Y
nnn
QQQ
012
状态图
1 2 3 4 5 6
CP
Q 0
Q 1
Q 2
Y
5
电路功能时序图有效循环的 6个状态分别是 0～ 5这 6个十进制数字的格雷码,并且在时钟脉冲 CP的作用下,这 6个状态是按递增规律变化的,即：
000→001→011→111→110→100→000→…
所以这是一个用格雷码表示的六进制同步加法计数器 。
当对第 6个脉冲计数时,计数器又重新从 000开始计数,
并产生输出 Y＝ 1。
例 2 试分析如图所示时序电路的逻辑功能 。
CP
X
＞
1 J
C
1
1K
＞
1 J
C
1
1K
= 1
Q 1
“1,
Q 2
Y
&
Q 2 Q
1
FF 1
FF 2
＞
1 J
C
电路是由两个 JK触发器组成的莫尔型同步时序电路。
解,1.了解电路组成。
J2=K2=X? Q1
J1=K1=1
Y=Q2Q1
2.写出下列各逻辑方程式：
输出方程激励方程
1n1 1 1 11 1 Qn n nQ Q Q
12 1 2Xn n nQ Q Q
1Q J Qn n nKQ
J2=K2=X? Q1J1=K1=1
1Q J Qn n nKQ
将激励方程代入 JK触发器的特性方程得状态方程
1 n n2 1 2 1 2X X Qn n nQ Q Q Q
整理得：
FF2FF1
3.列出其状态转换表，画出状态转换图和波形图
111nnQQ 12 1 2Xn nnQ Q Q Y=Q2Q1
nn 12QQ
Ynn /QQ 1112
1 1
1 0
0 1
0 0
X=1X=0
状态转换表
1 0 / 10 0 / 1
0 1 / 01 1 / 0
0 0 / 01 0 / 0
1 1 / 00 1 / 0
状态图
X / Y
0/0
0/ 1 0/0
0/0
00
11
01
10
Q 2 Q 1
1 /0
1 /0
1/1
00
11
01
10
1/0
nn 12QQ
Ynn /QQ 1112
1 0 / 10 0 / 11 1
0 1 / 01 1 / 01 0
0 0 / 01 0 / 00 1
1 1 / 00 1 / 00 0
X=1X=0
画出状态图根据状态转换表，画出波形图。
nnQQ 01 1
011 nn QQ
11 0 0 0 1 1
00 1 1 1 1 0
00 0 1 0 0 1
01 10 10 0
A= 1A= 0
Z
CP
A
Q
0
Q 1
Z
1
0
0
1
1
1
0
0
1
1
0
1
1
0Q
2
Q1
X /Y
0 /0
0/ 1
1 /0
0 /0 1 /0
0 /0
1 /1
00
11
01
10
1 /0
Q 2 Q 1
X=0时
0 0 0 1 1 0 11
00 1 1 10 01
电路功能：可逆计数器
X=1时
Y可理解为进位或借位端。
电路进行加 1计数电路进行减 1计数 。
４,确定电路的逻辑功能,
CP
Q 2
Q 2
1D
C 1
1D
C 1
Q 1
Q 1
FF 0 F F 1 F F 2
1D
C 1
Q 0
Q 0
例电路没有单独的输出，为穆尔型时序电路。
异步时序电路，时钟方程：
驱动方程：
1
写方程式
CPCPQCPQCP 00112,，
nnn QDQDQD 001122,，
上升沿时刻有效上升沿时刻有效上升沿时刻有效
CP
Q
Q
00
1
0
011
1
1
122
1
2
nn
nn
nn
QDQ
QDQ
QDQ
DQ n 1
2 求状态方程
D触发器的特性方程：
将各触发器的驱动方程代入,即得电路的状态方程：
CPCPQCPQCP 00112,，
nnn QDQDQD 001122,，
3 计算、列状态表现 态 次 态 注
nnn
QQQ
012
1
0
1
1
1
2
nnn
QQQ 时钟条件
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
CP
Q
Q
0
1
0
01
1
1
12
1
2
nn
nn
nn
CP,10
Q,10
Q,10
1
0
0
1
1
1
1
2
n
n
n
Q
Q
Q
CP,01
不变不变
CP,10
Q,01
1
0
0
1
1
2
n
n
n
不变
1 不变
Q,01 1,1 不变
,
,0
不变不变
0 0 0 ← 001 ← 010 ← 011
↓ ↑
111 → 110 → 101 → 100
(a ) 状态图 (b ) 时序图
CP
Q
0
Q
1
Q
2
排列顺序：
nnn
QQQ
012
4
5 电路功能由状态图可以看出,在时钟脉冲 CP的作用下,电路的 8个状态按递减规律循环变化,即：
000→111→110→101→100→011→010→001→000→…
电路具有递减计数功能,是一个 3位二进制异步减法计数器 。
画状态图、时序图教学要求
掌握同步时序逻辑电路的设计方法。
重点、难点：
同步时序逻辑电路的设计步骤。
作业,P237 6.3.2 6.3.3
§ 6.3 时序逻辑电路的设计方法一、设计步骤：
1、画出状态图，并化简；
2、对各状态进行编码；
3、选择触发器的个数和类型；
4、列出真值表，写出各触发器驱动方程；
5、画逻辑图，并校验自启动能力。
设计要求原始状态图最简状态图画电路图检查电路能否自启动
1 2
4
6
时序电路的设计步骤：
选触发器，求时钟、输出、状态、
驱动方程
5
状态分配
3
化简例
1 建立原始状态图设计一个按自然态序变化的 7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。
000 → 001 → 010 → 011
↓ /0
110 ← 101 ← 100
/ 0 / 0
/ 0 / 0 / 0
排列顺序：
/ Y
nnn QQQ
012
/1
状态化简2
状态分配3
已经最简。
已是二进制状态。
4 选触发器，求时钟、输出、状态、驱动方程因需用 3位二进制代码，选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
由于要求采用同步方案，故时钟方程为：
CPCPCPCP 210
输出方程：
nn QQY 21?
Y 的卡诺图
00 01 11 10
0 0 0 1 0
1 0 0 × 0
nn
12
n
Q
0
( a )
1
0
n
Q 的卡诺图
00 01 11 10
0 1 1 0 1
1 0 0 × 0
nn
12
n
Q
0
( b )
1
1
n
Q 的卡诺图
00 01 11 10
0 0 1 0 0
1 1 0 × 1
nn
12
n
Q
0
( c )
1
2
n
Q 的卡诺图
00 01 11 10
0 0 0 0 1
1 0 1 × 1
nn
12
n
Q
0
nnnnnn
nnnnnn
nnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQ
QQQQQ
21201
1
2
10210
1
1
0012
0102
1
0
1
状态方程不化简，以便使之与 JK触发器的特性方程的形式一致。
nn
QQJ
120
,1
0
K
n
QJ
01
,
nn
QQK
021
nn
QQJ
012
,nQK
12
Y
FF 0 F F 1 F F 2
CP
Q 1
Q 1
Q 2
Q 2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
Q 0
Q 0
&
1
&
&
比较,得驱动方程：
nnnnnn
nnnnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQQ
21201
1
2
10210
1
1
0012
1
0
1
电路图
5
nnn QKQJQ 1
检查电路能否自启动6
0
0
01
21201
1
2
10210
1
1
0012
1
0
nnnnnn
nnnnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQQ
将无效状态 111代入状态方程计算：
可见 111的次态为有效状态 000，
电路能够自启动。
设计一个串行数据检测电路,当连续输入 3个或 3个以上 1时,电路的输出为 1,其它情况下输出为 0。 例如：
输入 X 101100111011110
输出 Y 000000001000110
例
1 建立原始状态图
S0 S1
S2S3
设电路开始处于初始状态为 S0。
第一次输入 1时，由状态 S0转入状态 S1，并输出 0；
1/0
X/Y
若继续输入 1，由状态 S1转入状态 S2，并输出 0；
1/0
如果仍接着输入 1，由状态 S2转入状态 S3，并输出 1；
1/1
此后若继续输入 1，电路仍停留在状态 S3，并输出 1。
1/1
电路无论处在什么状态，
只要输入 0，都应回到初始状态，并输出 0，以便重新计数。
0/00/0
0/0
0/0
0/ 0
1/ 0
1/ 0
1 /0
1/ 0
0/ 0
(c ) 二进制状态图
1 0
0/ 0
1/ 1
00 01
0/ 0
1/ 0
1/ 0
1 /0
1/ 0
0/ 0
(b) 简化状态图
S
2
0/ 0
1/ 1
S
0
S
1
原始状态图中,凡是在输入相同时,输出相同,要转换到的次态也相同的状态,称为等价状态 。 状态化简就是将多个等价状态合并成一个状态,把多余的状态都去掉,从而得到最简的状态图 。
状态化简2 状态分配3
1 / 0
0 / 0
1 / 1
0 / 0 0 /0 1 / 0
1 / 1
(a ) 原始状态图
S
3
S
2
0 / 0 S
0
S
1
所得原始状态图中，状态 S2和 S3等价。因为它们在输入为 1时输出都为 1，且都转换到次态 S3；在输入为 0时输出都为 0，且都转换到次态
S0。所以它们可以合并为一个状态，合并后的状态用 S2表示。
S0=00
S1=01
S2=10
4 选触发器，求时钟、输出、状态、驱动方程选用 2个 CP下降沿触发的 JK触发器,分别用 FF0,FF1表示 。 采用同步方案,即取：
输出方程
nXQY 1?
状态方程
( a )
1
0
n
Q 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 1 0 × 0
nn
01
nnn QQXQ 0110 nnnn XQQXQQ 11011
( b )
1
1
n
Q 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 0 1 × 1
nn
01
Y 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 0 0 × 1
nn
01
nnnn
nnnn
XQQXQQ
QQQXQ
110
1
1
001
1
0 0
nnn QKQJQ 1
比较,得驱动方程：
电路图
5
XKXQJ
KQXJ
n
n
101
010
1
Y
FF
0
F F
1
1
X
Q
1
Q
1
1 J
C 1
1K
1 J
C 1
1K
&
Q
0
Q
0
CP
&
1
&
检查电路能否自启动6
00 ← 11 → 01
0 / 0 1 / 1
将无效状态 11代入输出方程和状态方程计算：
电路能够自启动。
例 设计一个异步时序电路，要求如右图所示状态图。
0 0 0 → 001 → 010
↑ ↓
1 0 1 ← 100 ← 011
/ 0 / 0
/ 0 / 0
/ 1 / 0
排列顺序：
/ Y
nnn
QQQ 012
4 选触发器，求时钟、输出、状态、驱动方程选用 3个 CP上升沿触发的 D触发器，分别用 FF0,FF1,FF2表示。
输出方程
00 01 11 10
0 0 0 × 0
1 0 0 × 1
nn
12
n
Q
0
Y 的卡诺图
nn QQY
02?
次态卡诺图
00 01 11 10
0 0 0 1 0 11 ××× 101
1 010 100 ××× 000
n
Q
0
nn
12
次态卡诺图
CP
Q 0
Q 1
Q 2
t 1 t 2 t 3 t 4 t 5 t 6
时钟方程：
CPCP?0
01 QCP?
02 QCP?
FF0每输入一个 CP翻转一次，只能选 CP。选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。
FF1在 t2,t4时刻翻转，可选 Q0。
FF2在 t4,t6时刻翻转，可选 Q0。
CP
Q
0
Q
1
Q
2
t
1
t
2
t
3
t
4
t
5
t
6
( a )
1
0
n
Q 的卡诺图
00 01 11 10
0 1 1 × 1
1 0 0 × 0
nn
12
n
Q
0
nn QQ 010
nnn QQQ 1211
nn QQ 112
00 01 11 10
× × × ×
1 0 × 0
nn
1
( b )
1
1
n
Q
的卡诺图( c )
1
2
n
Q
的卡诺图
00 01 11 10
× × × ×
0 1 × 0
00 01 11 10
0 0 0 1 0 11 ××× 101
1 010 100 ××× 000
n
Q
0
nn
12
次态卡诺图
n
nn
n
QD
QQD
QD
12
121
00
Q
2
Q
2
Y
Q
0
Q
0
FF
0
F F
1
F F
2
Q
1
Q
1
1D
C1
&
CP
1D
C1
&1D
C1电路图
5
检查电路能否自启动6
将无效状态 110,111
代入输出方程和状态方程计算：
电路能够自启动。
特性方程：
110 → 111 → 100
/ 0 / 1
本节小结：
时序电路的特点是：在任何时刻的输出不仅和输入有关,而且还决定于电路原来的状态 。 为了记忆电路的状态,时序电路必须包含有存储电路 。 存储电路通常以触发器为基本单元电路构成 。
时序电路可分为同步时序电路和异步时序电路两类 。 它们的主要区别是,前者的所有触发器受同一时钟脉冲控制,而后者的各触发器则受不同的脉冲源控制 。
时序电路的逻辑功能可用逻辑图,状态方程,
状态表,卡诺图,状态图和时序图等 6种方法来描述,
它们在本质上是相通的,可以互相转换 。
时序电路的分析，就是由逻辑图到状态图的转换；
而时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。
