§ 8.2 只读存储器 ( ROM )
§ 8.1 随机存储器 ( RAM )
第八章 半导体存储器和可编程逻辑器件
§ 8.3 可编程器件概述教学要求
理解随机存取存储器静态、动态 RAM的工作原理。
重点、难点：
动态 RAM的工作原理。
作业,P340 8.1.3
§ 8.1 RAM概述存储器是用来存储二值数字信息的大规模集成电路，是进一步完善数字系统功能的重要部件。它实际上是将大量存储器按一定规律结合起来的整体，可比喻为一个由许多房间组成的大旅馆。每个房间有一个号码
（地址码 ），每个房间内有一定内容（一个二进制数码，又称为一个“字” ）。
一、半导体存储器的分类按制造工艺双极型
MOS型按存储原理静态：存储单元是触发器动态：电容存储信息按功能不同
RAM
ROM
存储容量 =N字?M 位 （ N个 M位的二进制信息）
1K=1024字节计算机的存储单元称为字节。
这里的存储单元指存放一位 0,1的物理器件
2.存储周期连续两次读（写）操作间隔的最短时间。
二,存储器的技术指标
1.存储容量
§ 8.1.1 随机存取存储器 ( RAM )结构读写存储器又称 随机存储器 。
读写存储器的特点是：在工作过程中，
既可从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随机存储器，简称 RAM 。
RAM 按功能可分为 静态、动态 两类；
RAM 按所用器件又可分为 双极型 和
MOS型 两种。
D
VDD
VGG
T1
T4T3
T2
T8T7
T6T5
Yj
Xi
D
B B
位线位线数据线数据线列选择线行选择线存储单元
1 RAM存储单元 （ 1）静态 RAM存储单元 字线为高电平
X
Y
=1
时读写六管静态存储单元当 X,Y为 1时，选中该单元；
当读写端为 1时,红线回路起作用，输出 0或 1；
当读写端为 0时,蓝线回路起作用，电容充电或未充电,T2导通或截止，存入 0或 1。
（ 2） 动态 RAM存储单元
＆＆
≥1 VDD
T1
T5T4
T3T
2
G3
G1 G2
C
R
Yj
Xi
R/W
DI D0
存储单元存入的数据
2 RAM基本结构三个部分三条总线地址译码器
I/O控制存储矩阵数据总线地址总线控制总线
（ 1）存储矩阵一般行和列数为 2n。
如行数为 32，列数为 8。共 256个字。
每个字各有 4位。
称为 256*4存储矩阵。
地址译码器存储矩阵输入 /输出控制电路数据输入或输出地址输入控制信号输入
A5 A7A6
Y1Y0 Y7
列地址译码器行地址译码器
A2
A1
A0
A4
A3
X31
X1
X0
（ 2）地址译码分行地址和列地址两部分地址线总数为 n,则存储单元共有 (2n)256个。
（ 3）输入输出控制
CS=1，控制电路不起作用
CS=0，当 R=1
时，控制电路紫色 部分起读的作用；
CS=0，当 R=0
时，控制电路蓝色 部分起写的作用；
I/O为数据线的一位,D与每一字的相应位相连 。
＆
＆
G5
G2G1
G4G
3
D D
CS
R / W
I / O
A0A1A2A3A4 A5A6A7
32位 8位
3 集成 RAM简介
MOS型静态 2114RAM
容量 1024? 4
64行? 16列，可选择
1024个字。
数码是 4位结构，用一根 Y译码输出线来控制存储矩阵中四列的数据输入,输出通路
Y译码
I/O电路读写控制
X
译码
64*64
存储矩阵
A2
A1
A0
A3
A5
A4
X0
X63
B0 B63
D0
D1
D2
D3
CS
R/W
Y0 Y15
A6 A7 A8 A9
2114 RAM 1024字 *4位存储器结构图
8.1.2 RAM的扩展
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
A2
A1
A0
A3
A4
A5
A6
A7
A8
A9
CS
GND
VCC
D3
D2
D1
D0
R / W
RAM 2114
管脚图当单个存储芯片不能满足存储容量要求时，必须把若干个芯片连在一起使用，这称为 RAM扩展。
扩展分两种：字扩展和位扩展
1,扩大 RAM( 如 2114 )的 位数要达到这个目的方法很简单，只要把各片地址线对应连接 在一起，而 数据线并联使用 即可，示范接线如下图：
用 (两片 2114) 1024 × 4 构成 1024 × 8
D7
A9 A0 R/W CS
D1D3 D2 D0
A9 A0 R/W CS
D1D3 D2 D0
.,.,,.
D6 D5 D4 D1D3 D2 D0
...
CS
R/W
A0
A9
2114 (1) 2114 (2)
2,增加 RAM( 如 2114 )的 字数通过用 1024× 4 ( 4片 2114 ) 构成
4096× 4为例，介绍 解决这类问题的办法。
( 1),访问 4096个单元，
必然有 12 根地址线；
( 2),访问 RAM2114，
只需 10 根地址线，尚余 2
根地址线 ；
( 3),设法用剩余的 2根地址线去控制 4个 2114的片选端 。
思路：
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
2 4
译码器
A11
A10
A0
A9
D3
D2
D1
D0
2114 (1) 2114 (2) 2114 (3) 2114 (4)
R/W Y0
Y3
A11 A10 选中片序号 对应的存储单元
0 0
1 1
1 0
0 1
2114(1)
2114(2)
2114(3)
2114(4)
0000 ~ 1023
1024 ~ 2047
2048 ~ 3071
3072 ~ 4095
教学要求
理解只读存储器（ ROM,PROM,EPROM）工作原理。
PLA,PAL,GAL工作原理。
重点、难点：
ROM的工作原理。
§ 8.2 只读存储器 ( ROM )
只读存储器在工作时其存储内容是固定不变的，因此，只能读出，不能随时写入，所以称为只读存储器。
Read Only Memory.,,
固定 ROM
可编程 ROM,PROM
可擦写可编程,EPROM
电擦写可编程,EEPROM
ROM主要由地址译码器、存储矩阵和输出及控制电路三部分组成。
一,固定只读存储器（ ROM）
地址译码器存 储 矩 阵
N?M
输出及控制电路地址输入
..
..
.
.
数据输出
+VC
C
W3
W0
W1
W2
D0D1D2D3
左图是使用
MOS 管的 ROM 矩阵：有 MOS 管的单元存储,0”，
无 MOS 管的单元存储,1”。
ROM是以字的形式存在的，如左图
W0存有 0001,W1
存有 1011,W2存有 0100,W3存有
1010。读出时也以字为单位。
在前面介绍的存储器中，其存储单元中的内容在出厂时已被完全固定下来，使用时不能变动，称为 固定 ROM 。
有一种可编程序的 ROM,在出厂时全部存储,1”，用户可根据需要将某些单元改写为,0”,然而只能改写一次，称其为 PROM。
字线位线熔断丝若将熔丝烧断，
该单元则变成,0”。
显然，一旦烧断后不能再恢复。
二,可编程只读存储器 PROM
PROM 中的内容只能写一次，有时仍嫌不方便，于是又发展了一种可以改写多次的 ROM，
简称 EPROM。它所存储的信息可以用紫外线或
X 射线照射擦去，然后又可以重新编制信息。
存储容量是 ROM 的主要技术指标之一,它一般用 [存储字数,2N ],
[ 输出位数,M ] 来表示 ( 其中 N为存储器的地址线数 )。例如,128(字 ),
8(位 ),1024(字 ) 8(位 )等等。.
三,可擦可编程只读存储器 EPROM
1,浮置栅雪崩注入 MOS管 FAMOS
2.EPROM存储矩阵单元写入,
选好地址：字线为低电平写入 1的位线：加入负脉冲电压导通,存储单元记入 1
信号读出,
字线为低电平浮置栅注入负电荷的 FAMOS管导通,使所接的位线变成 高电平,读出 1信号；栅极未注入负电荷的 FAMOS管仍截止，所连位线为低电平，读出 0信号。
擦除 用紫外线照射
EPROM 2716（ 2048?8位）
§ 8.3 可编程逻辑器件概述可编程逻辑器件 PLD：它的逻辑功能由用户通过对器件编程来设定。
数字集成电路标准 IC
微处理器 MPU
面向特定用途集成电路 ASIC
PLD
PROM和 EPROM
可编程逻辑阵列 PLA
可编程阵列逻辑 PAL
通用阵列逻辑 GALASIC
FPGA
PLD的分类（按集成度分类）
可编程逻辑器件 PLD
LDPLD
（低密度 PLD）
HDPLD
（高密度 PLD）
EPLD FPGAiSPPROM FPLA PAL GAL
8.3.1 PLD的基本结构输入电路与门阵列或门阵列
… …
输入输出输入项 与项 或项 输出电路
1 & ≥ 1
A B C D A B C D
Y = A · C · D Y = A + B + C
A
A
A
× ×
( a ) 缓冲器画法 ( b ) 与门画法 ( c ) 或门画法
PLD的基本结构门电路的简化画法硬件连接单元 被编程接通单元 被编程擦除单元
PLD分类分类 与阵列 或阵列 输出电路
P R O M 固定 可编程 固定
P L A 可编程 可编程 固定
PAL 可编程 固定 固定
GAL 可编程 固定 可组态
8.3.2 PAL简介 P298
它采用可编程与门阵列和固定连接或门阵列的基本结构例图 8.3.6(b)
8.3.3 PLA简介用 PLA实现逻辑函数的基本原理是基于函数的最简与或表达式
CBADBCBCAY
DCBB C DDABY
BCACABY
A B CCBACBACBACBAY
4
3
2
1
例 用 PLA实现下列函数各函数已是最简
1 1 1
A
B
C D
与阵列 ( 可编程 ) 或阵列 ( 可编程 )
1
&
&
&
&
&
&
&
&
&
&
&
&
&
&
≥ 1 ≥ 1 ≥ 1 ≥ 1
Y
1
Y
2
Y
3
Y
4
阵列图
§ 8.1 随机存储器 ( RAM )
第八章 半导体存储器和可编程逻辑器件
§ 8.3 可编程器件概述教学要求
理解随机存取存储器静态、动态 RAM的工作原理。
重点、难点：
动态 RAM的工作原理。
作业,P340 8.1.3
§ 8.1 RAM概述存储器是用来存储二值数字信息的大规模集成电路，是进一步完善数字系统功能的重要部件。它实际上是将大量存储器按一定规律结合起来的整体，可比喻为一个由许多房间组成的大旅馆。每个房间有一个号码
（地址码 ），每个房间内有一定内容（一个二进制数码，又称为一个“字” ）。
一、半导体存储器的分类按制造工艺双极型
MOS型按存储原理静态：存储单元是触发器动态：电容存储信息按功能不同
RAM
ROM
存储容量 =N字?M 位 （ N个 M位的二进制信息）
1K=1024字节计算机的存储单元称为字节。
这里的存储单元指存放一位 0,1的物理器件
2.存储周期连续两次读（写）操作间隔的最短时间。
二,存储器的技术指标
1.存储容量
§ 8.1.1 随机存取存储器 ( RAM )结构读写存储器又称 随机存储器 。
读写存储器的特点是：在工作过程中，
既可从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随机存储器，简称 RAM 。
RAM 按功能可分为 静态、动态 两类；
RAM 按所用器件又可分为 双极型 和
MOS型 两种。
D
VDD
VGG
T1
T4T3
T2
T8T7
T6T5
Yj
Xi
D
B B
位线位线数据线数据线列选择线行选择线存储单元
1 RAM存储单元 （ 1）静态 RAM存储单元 字线为高电平
X
Y
=1
时读写六管静态存储单元当 X,Y为 1时，选中该单元；
当读写端为 1时,红线回路起作用，输出 0或 1；
当读写端为 0时,蓝线回路起作用，电容充电或未充电,T2导通或截止，存入 0或 1。
（ 2） 动态 RAM存储单元
＆＆
≥1 VDD
T1
T5T4
T3T
2
G3
G1 G2
C
R
Yj
Xi
R/W
DI D0
存储单元存入的数据
2 RAM基本结构三个部分三条总线地址译码器
I/O控制存储矩阵数据总线地址总线控制总线
（ 1）存储矩阵一般行和列数为 2n。
如行数为 32，列数为 8。共 256个字。
每个字各有 4位。
称为 256*4存储矩阵。
地址译码器存储矩阵输入 /输出控制电路数据输入或输出地址输入控制信号输入
A5 A7A6
Y1Y0 Y7
列地址译码器行地址译码器
A2
A1
A0
A4
A3
X31
X1
X0
（ 2）地址译码分行地址和列地址两部分地址线总数为 n,则存储单元共有 (2n)256个。
（ 3）输入输出控制
CS=1，控制电路不起作用
CS=0，当 R=1
时，控制电路紫色 部分起读的作用；
CS=0，当 R=0
时，控制电路蓝色 部分起写的作用；
I/O为数据线的一位,D与每一字的相应位相连 。
＆
＆
G5
G2G1
G4G
3
D D
CS
R / W
I / O
A0A1A2A3A4 A5A6A7
32位 8位
3 集成 RAM简介
MOS型静态 2114RAM
容量 1024? 4
64行? 16列，可选择
1024个字。
数码是 4位结构，用一根 Y译码输出线来控制存储矩阵中四列的数据输入,输出通路
Y译码
I/O电路读写控制
X
译码
64*64
存储矩阵
A2
A1
A0
A3
A5
A4
X0
X63
B0 B63
D0
D1
D2
D3
CS
R/W
Y0 Y15
A6 A7 A8 A9
2114 RAM 1024字 *4位存储器结构图
8.1.2 RAM的扩展
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
A2
A1
A0
A3
A4
A5
A6
A7
A8
A9
CS
GND
VCC
D3
D2
D1
D0
R / W
RAM 2114
管脚图当单个存储芯片不能满足存储容量要求时，必须把若干个芯片连在一起使用，这称为 RAM扩展。
扩展分两种：字扩展和位扩展
1,扩大 RAM( 如 2114 )的 位数要达到这个目的方法很简单，只要把各片地址线对应连接 在一起，而 数据线并联使用 即可，示范接线如下图：
用 (两片 2114) 1024 × 4 构成 1024 × 8
D7
A9 A0 R/W CS
D1D3 D2 D0
A9 A0 R/W CS
D1D3 D2 D0
.,.,,.
D6 D5 D4 D1D3 D2 D0
...
CS
R/W
A0
A9
2114 (1) 2114 (2)
2,增加 RAM( 如 2114 )的 字数通过用 1024× 4 ( 4片 2114 ) 构成
4096× 4为例，介绍 解决这类问题的办法。
( 1),访问 4096个单元，
必然有 12 根地址线；
( 2),访问 RAM2114，
只需 10 根地址线，尚余 2
根地址线 ；
( 3),设法用剩余的 2根地址线去控制 4个 2114的片选端 。
思路：
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
CSR/WA9 A0
D2 D1 D0D3
2 4
译码器
A11
A10
A0
A9
D3
D2
D1
D0
2114 (1) 2114 (2) 2114 (3) 2114 (4)
R/W Y0
Y3
A11 A10 选中片序号 对应的存储单元
0 0
1 1
1 0
0 1
2114(1)
2114(2)
2114(3)
2114(4)
0000 ~ 1023
1024 ~ 2047
2048 ~ 3071
3072 ~ 4095
教学要求
理解只读存储器（ ROM,PROM,EPROM）工作原理。
PLA,PAL,GAL工作原理。
重点、难点：
ROM的工作原理。
§ 8.2 只读存储器 ( ROM )
只读存储器在工作时其存储内容是固定不变的，因此，只能读出，不能随时写入，所以称为只读存储器。
Read Only Memory.,,
固定 ROM
可编程 ROM,PROM
可擦写可编程,EPROM
电擦写可编程,EEPROM
ROM主要由地址译码器、存储矩阵和输出及控制电路三部分组成。
一,固定只读存储器（ ROM）
地址译码器存 储 矩 阵
N?M
输出及控制电路地址输入
..
..
.
.
数据输出
+VC
C
W3
W0
W1
W2
D0D1D2D3
左图是使用
MOS 管的 ROM 矩阵：有 MOS 管的单元存储,0”，
无 MOS 管的单元存储,1”。
ROM是以字的形式存在的，如左图
W0存有 0001,W1
存有 1011,W2存有 0100,W3存有
1010。读出时也以字为单位。
在前面介绍的存储器中，其存储单元中的内容在出厂时已被完全固定下来，使用时不能变动，称为 固定 ROM 。
有一种可编程序的 ROM,在出厂时全部存储,1”，用户可根据需要将某些单元改写为,0”,然而只能改写一次，称其为 PROM。
字线位线熔断丝若将熔丝烧断，
该单元则变成,0”。
显然，一旦烧断后不能再恢复。
二,可编程只读存储器 PROM
PROM 中的内容只能写一次，有时仍嫌不方便，于是又发展了一种可以改写多次的 ROM，
简称 EPROM。它所存储的信息可以用紫外线或
X 射线照射擦去，然后又可以重新编制信息。
存储容量是 ROM 的主要技术指标之一,它一般用 [存储字数,2N ],
[ 输出位数,M ] 来表示 ( 其中 N为存储器的地址线数 )。例如,128(字 ),
8(位 ),1024(字 ) 8(位 )等等。.
三,可擦可编程只读存储器 EPROM
1,浮置栅雪崩注入 MOS管 FAMOS
2.EPROM存储矩阵单元写入,
选好地址：字线为低电平写入 1的位线：加入负脉冲电压导通,存储单元记入 1
信号读出,
字线为低电平浮置栅注入负电荷的 FAMOS管导通,使所接的位线变成 高电平,读出 1信号；栅极未注入负电荷的 FAMOS管仍截止，所连位线为低电平，读出 0信号。
擦除 用紫外线照射
EPROM 2716（ 2048?8位）
§ 8.3 可编程逻辑器件概述可编程逻辑器件 PLD：它的逻辑功能由用户通过对器件编程来设定。
数字集成电路标准 IC
微处理器 MPU
面向特定用途集成电路 ASIC
PLD
PROM和 EPROM
可编程逻辑阵列 PLA
可编程阵列逻辑 PAL
通用阵列逻辑 GALASIC
FPGA
PLD的分类（按集成度分类）
可编程逻辑器件 PLD
LDPLD
（低密度 PLD）
HDPLD
（高密度 PLD）
EPLD FPGAiSPPROM FPLA PAL GAL
8.3.1 PLD的基本结构输入电路与门阵列或门阵列
… …
输入输出输入项 与项 或项 输出电路
1 & ≥ 1
A B C D A B C D
Y = A · C · D Y = A + B + C
A
A
A
× ×
( a ) 缓冲器画法 ( b ) 与门画法 ( c ) 或门画法
PLD的基本结构门电路的简化画法硬件连接单元 被编程接通单元 被编程擦除单元
PLD分类分类 与阵列 或阵列 输出电路
P R O M 固定 可编程 固定
P L A 可编程 可编程 固定
PAL 可编程 固定 固定
GAL 可编程 固定 可组态
8.3.2 PAL简介 P298
它采用可编程与门阵列和固定连接或门阵列的基本结构例图 8.3.6(b)
8.3.3 PLA简介用 PLA实现逻辑函数的基本原理是基于函数的最简与或表达式
CBADBCBCAY
DCBB C DDABY
BCACABY
A B CCBACBACBACBAY
4
3
2
1
例 用 PLA实现下列函数各函数已是最简
1 1 1
A
B
C D
与阵列 ( 可编程 ) 或阵列 ( 可编程 )
1
&
&
&
&
&
&
&
&
&
&
&
&
&
&
≥ 1 ≥ 1 ≥ 1 ≥ 1
Y
1
Y
2
Y
3
Y
4
阵列图
