第十一章 组合逻辑电路
例题及选择题
制作人：龚淑秋
选 择 题
1.组合电路的输出取决于 （ ）
a.输入信号的现态 b.输出信号的现态 c.输入信号的现态和
输出信号变化前的状态
a
2.组合电路的分析是指 （ ）
a.已知逻辑图，求解逻辑表达式的过程 b.已知真值表，求解
逻辑功能的过程 c.已知逻辑图，求解逻辑功能的过程
c
第十一章 组合逻辑电路
A
B
C
D
F—
3.电路如图所示，其逻辑功能为 （ ）
a.“与”门，其表达式 F=ABCD b.”与或非“门，其表达
式
F=AB+CD c.”与非“门，其表达式 F=AB*CD
b
4.组合逻辑电路的设计是指 （ ）
a.已知逻辑要求，求解逻辑表达式并画逻辑图的过程
b.已知逻辑要求，列真值表的过程 c.已知逻辑图，求解逻辑
功能的过程
a
5.编码电路和译码电路中,（ ） 电路的输出是二进制
代码
a.编码 b.译码 c,编码和译码
a
6,3线 -8线译码器电路是 （ ） 译码器
a.3位二进制 b.三进制 c.三 -八进制
a
7.七段数码显示译码电路应有 （ ） 个输出端
a,8个 b,7个 c.16个
b
8.译码电路的输入量是 （ ）
a.二进制 b.十进制 c.某个特定信息
a
9.译码电路的输出量是 （ ）
a.二进制代码 b.十进制代码 c.某个特定的控制信息
c
10.二进制编码器是指 （ ）
a.能够将若干个输入信号转换成其他输出信号 b.能够将某个
控制信息转换成给定的二进制数 c.能够把 N= 2n个输入信
号变成 N位二进制代码
11.二 -十进制的编码器是指 （ ）
a.将二进制代码转换成 0~9个数 b.将 0~9 个数转换成二
进制代码电路 c.二进制和十进制电路
b
c
12.二进制译码器指 （ ）
a.将二进制代码转换成某个特定的控制信息 b,将某个特定
控制信息转换成二进制数 c.具有以上两种功能
a
13.编码器,译码器，数据选择器为 （ ）
a.十序电路 b.组合电路 c,a和 b
b
14.半加器是指 （ ）
a.两个同位的二进制数相加 b.两个二进制数相加 c.两个同位
的二进制数及来制低位的进位三者相加
a
15.全加器是指 （ ）
a.两个同位的二进制数相加 b.不带进位的两个同位二进制数相
加 c.两个同位的二进制数及来制低位的进位三者相加
c
16.四选一数据选择器的输出表达式 F=D0(A1A0)+D1(A1A0)+D2
（ A1A0)+D3(A1A0)。若用该数据选择器实现 F=A1，则 D0~D3
的取值为 （ ）
a,D0=D1=1 D2=D3=0 b,D0=D3=0 D2=D1=1 c.D0=D1=D2=D3=1
a
17.电路如图所示，它的逻辑功能为 （ ）
a.全加器 b.半加器 c.译码器
a
A
B
C F1
F2
18.组合电路的竞争危险是指（ ）
a.输入信号有干扰时，在输出端产生了干扰脉冲 b.输入信号
改变状态时，输出端可能出现的虚假信号 c.输入信号不
变时，输出端可能出现的虚假信号
b
19.下列那种说法可以消除组合电路的竞争冒险 （ ）
a.输入状态不变 b.加精密的电源 c.接滤波电容
c
20,3线 -8线译码器 T3138组成的电路如图，输出端 Y的表达式
为 （ ）
a.Y=A b.Y=AB c.Y=C
c
b
A
B
C
Y
21.T4153为四选一数据选择器，电路如图，输出端 Y的表达
式 ( )
a.Y=AB+BC+AC b.Y=AB+BC+BC c.Y=ABC+ABC
A
B
A0
A1
D0 D1 D2 D3
S(1/2)T4153
Y
Y
cC
S
22.组合电路 （ ）
a.可能出现竞争冒险 b.一定出现竞争冒险 c.在输入信号
状态改变时，可能出现竞争冒险
c
23.逻辑电路的输出函数为 F=AB+BC，则该电路 （ ）
a.不产生竞争冒险 b.可能产生竞争冒险 c.输入信号状态改变
时可能产生竞争冒险
c
24.组合电路是由 （ ）
a.门电路构成 b.触发器构成 c,a和 b
a
25.集成编码器，集成译码器，集成数据选择器为 （ ）
a.组合电路 b.集成组合电路 c.集成时序电路
b
例题及选择题
制作人：龚淑秋
选 择 题
1.组合电路的输出取决于 （ ）
a.输入信号的现态 b.输出信号的现态 c.输入信号的现态和
输出信号变化前的状态
a
2.组合电路的分析是指 （ ）
a.已知逻辑图，求解逻辑表达式的过程 b.已知真值表，求解
逻辑功能的过程 c.已知逻辑图，求解逻辑功能的过程
c
第十一章 组合逻辑电路
A
B
C
D
F—
3.电路如图所示，其逻辑功能为 （ ）
a.“与”门，其表达式 F=ABCD b.”与或非“门，其表达
式
F=AB+CD c.”与非“门，其表达式 F=AB*CD
b
4.组合逻辑电路的设计是指 （ ）
a.已知逻辑要求，求解逻辑表达式并画逻辑图的过程
b.已知逻辑要求，列真值表的过程 c.已知逻辑图，求解逻辑
功能的过程
a
5.编码电路和译码电路中,（ ） 电路的输出是二进制
代码
a.编码 b.译码 c,编码和译码
a
6,3线 -8线译码器电路是 （ ） 译码器
a.3位二进制 b.三进制 c.三 -八进制
a
7.七段数码显示译码电路应有 （ ） 个输出端
a,8个 b,7个 c.16个
b
8.译码电路的输入量是 （ ）
a.二进制 b.十进制 c.某个特定信息
a
9.译码电路的输出量是 （ ）
a.二进制代码 b.十进制代码 c.某个特定的控制信息
c
10.二进制编码器是指 （ ）
a.能够将若干个输入信号转换成其他输出信号 b.能够将某个
控制信息转换成给定的二进制数 c.能够把 N= 2n个输入信
号变成 N位二进制代码
11.二 -十进制的编码器是指 （ ）
a.将二进制代码转换成 0~9个数 b.将 0~9 个数转换成二
进制代码电路 c.二进制和十进制电路
b
c
12.二进制译码器指 （ ）
a.将二进制代码转换成某个特定的控制信息 b,将某个特定
控制信息转换成二进制数 c.具有以上两种功能
a
13.编码器,译码器，数据选择器为 （ ）
a.十序电路 b.组合电路 c,a和 b
b
14.半加器是指 （ ）
a.两个同位的二进制数相加 b.两个二进制数相加 c.两个同位
的二进制数及来制低位的进位三者相加
a
15.全加器是指 （ ）
a.两个同位的二进制数相加 b.不带进位的两个同位二进制数相
加 c.两个同位的二进制数及来制低位的进位三者相加
c
16.四选一数据选择器的输出表达式 F=D0(A1A0)+D1(A1A0)+D2
（ A1A0)+D3(A1A0)。若用该数据选择器实现 F=A1，则 D0~D3
的取值为 （ ）
a,D0=D1=1 D2=D3=0 b,D0=D3=0 D2=D1=1 c.D0=D1=D2=D3=1
a
17.电路如图所示，它的逻辑功能为 （ ）
a.全加器 b.半加器 c.译码器
a
A
B
C F1
F2
18.组合电路的竞争危险是指（ ）
a.输入信号有干扰时，在输出端产生了干扰脉冲 b.输入信号
改变状态时，输出端可能出现的虚假信号 c.输入信号不
变时，输出端可能出现的虚假信号
b
19.下列那种说法可以消除组合电路的竞争冒险 （ ）
a.输入状态不变 b.加精密的电源 c.接滤波电容
c
20,3线 -8线译码器 T3138组成的电路如图，输出端 Y的表达式
为 （ ）
a.Y=A b.Y=AB c.Y=C
c
b
A
B
C
Y
21.T4153为四选一数据选择器，电路如图，输出端 Y的表达
式 ( )
a.Y=AB+BC+AC b.Y=AB+BC+BC c.Y=ABC+ABC
A
B
A0
A1
D0 D1 D2 D3
S(1/2)T4153
Y
Y
cC
S
22.组合电路 （ ）
a.可能出现竞争冒险 b.一定出现竞争冒险 c.在输入信号
状态改变时，可能出现竞争冒险
c
23.逻辑电路的输出函数为 F=AB+BC，则该电路 （ ）
a.不产生竞争冒险 b.可能产生竞争冒险 c.输入信号状态改变
时可能产生竞争冒险
c
24.组合电路是由 （ ）
a.门电路构成 b.触发器构成 c,a和 b
a
25.集成编码器，集成译码器，集成数据选择器为 （ ）
a.组合电路 b.集成组合电路 c.集成时序电路
b
