第十二章 触发器及时
序逻辑电路
例题及选择题
制作人：龚淑秋
例 14-1
图 14-1是由两个 4位左移位寄存器 A,B
（均由维持阻塞 D触发器组成）、“与
门” C和 JK触发器 FD组成。 A寄存器的初始
状态为 Q3Q2Q1Q0=1010,B寄存器的初始状
态为 Q3Q2Q1Q0=1011,FD的初态 QD=0，试画出
在 CP作用下图中 Q3A,Q3B,YC,QD的波形。
解 移位寄存器 B的 Q3B接 DOB，数码在 CP 作用下不
断地循环,Q3B的状态依次为 101110111…,。移位寄存
器 A的输入状态 DOA= Q3A Q3B,根据给定的初态值，在
CP的作用下,Q3A的状态依次是 101010101… 。 YC的波
形由 Q3A与 Q3B相“与”后决定。触发器 FD是下降沿触
发的 JK触发器,QD的波形将随 YC的状态变化，并滞
后 YC的波形半个 CP周期。所求波形如图
14-2所示。
QD
FD
K
J YC &
C
Q3
Q3
A
B
D
O
DO
CP
图 14-1 例 14-1图
1 2 43 5 6 7 8CP
Q3A
图 14-2 例 14-1解图
Q
D
Y
C
Q3B
例 14-2
图 14-3是 由三个移位寄存器 SRG4（ 1）、
SRG4（ 2）,SRG4（ 3）和一个全加器
（包括进位触发器 C）构成的串行加法器，
它可实现两个 4位二进制数相加，试分析
其工作过程。
&
&
&
&
&
& & & &
& & & &
S1
S1
CP
CPCP
SRG4（ 1）
S2
S2
QD
Q
D
SRG4（ 2）
A
R
DQ
DCBA
DCB
CP S
RG
4(3
)
Si
A2A1 C
1
CI-1
Bi
Ai
全
加
器
A4A3
(加数 )
送数脉冲
置数脉冲
1
1
进位触发器 C
(被加数 )
B1 B2 B3 B4
移位脉冲 取数脉冲
高
低
输
出
解 4位二进制串行加法计数器的工作过程如下：
1）进行运算之前，先将各寄存器、触发器清零。
2）令 SRG4（ 1）,SRG4（ 2）处于并行输入状态
即 S1= S2 =1，利用送数脉冲将加数 A3 A2 A1 A0
和被加数 B3 B2 B1 B0分别送入相应的寄存器中。
3）令 SRG4（ 1）,SRG4（ 2）,SRG4（ 3 ）中
S1=0,S2 =1，寄存器处于右移状态，在移位脉
冲作用下,SRG4（ 1）,SRG4（ 2）中的数据逐
位右移（低位在前，高位在 后）至全加器，并在
全加器中逐位相加。
4）每次相加结果，本位和 SI存入寄存器 SRG4（ 3 ）
中，进位位存入进位触发器 C中，供下一位相加时
使用。
5） 4位数据逐拍加完后，最后结果用取数脉冲由
SRG4（ 3）中取出。需注意的是,计算结果的最
高位由进位触发器 C的输出端 Q取出。
例 14-3
现有两个 D触发器，两个 JK触发器。其逻辑符号如图 14-4a
所示。用它们组成异步 4位二进制加法计数器，试画出正确
的连接线路图。
解：首先要把 D,JK触发器连成计数形式的 T`触发器,即
Qn+1=D=Qn；而 J=K=1。其次 D触发器的 CP脉冲无圆圈是上升沿触
发，当前一级的 Q从 1→0 进位时应取 Q为进位 CP端，而 JK触发器
的 CP脉冲有圆圈是下降沿触发，应接前一级的 Q段端。再次，
置, 0”端，有圆圈平时接高电平, 1”，无圆圈的应该低电平, 0”
才能正常工作。连接图如图 14-4b所示。
Q4
Rd
R
d
Q1Q2Q3
RdR
d
Rd Rd Rd
Q
Q
Q
Q
Q
K
J J
K
QQ
Q
Q
Q
K
D D
a)
Q
b)
D
F1F2F3Fd
J
CP
1
1
1
1
图 14-4 例 14-3图
例 14-4
分析图 14-5电路实现何种逻辑功能，其
中 X是控制端，对 X=0和 X=1分别分析，假定
初始状态为 Q2=1,Q1=1。
CP
X
=1 =1
1 1K1
Q2Q
1
Q2
Q2J2
K2Q1
Q1J1
R
d
解 从 图 14-5可见,X是控制端,CP是时钟脉冲输入端,无数据 输入端,该时序电路
属于计数器,对其功能分析如下,
1)时钟方程 CP1=CP2=CP,是同步工作方式。
2）驱动方程为,J1 =X + Q2 K1 =1 ； J2 =X + Q1 K2 =1
3）列状态转换表如表 14-1所示。
4)由真值表可知，当 X=0时，是同步三进制加法计数器；当 X=1时，
是同步三进制减法计数器。无效状态 Q2 Q1 =11在上述两种情况下只需一
个 CP就进入有效状态，因而能自启动。总之，该时序电路 是 同步三进制
可逆计数器，并且能自启动。
CP X
0
00
0
0
00
00
0
0
00
0
0
0
0
0
0
1
1
11
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1 1
1
1
1
1
1
1
1
1 1
1
1
1
1
1
1
1
1
1
1 1
1
1
2
2
1
3 1
4
1
1
1
1
3
4
Q1 Q2 J1 =X + Q2J2 =X + Q1 K2 =1 K1 =1
解 1） 由表 14-2可见,CC40161（ CC40160）的 Cr可直接进行复位操作，
与 CP信号无关，这与教材上介绍的 T1161 （ T4161,CC40162,CC40
163）需在 CP控制下复位，即同步复位有所不同（其他功能相同）。
利用 Cr端的功能，采用复位法可构成六进制计数器如图 14-6a所示。采
用同样的方法可构成十、十二进制计数器，只要将与非门的输入端分别
接至 10,12所对应的状态输出端即可。图略。
2）用低位（片 1）的进位输出端 C1连接高位（片 2）的使能端 EP2,ET2，
两片的 CP共同。清零后第 15个 CP有效边沿到来时,C1输出为 1,EP2=ET2 =1，
片（ 2）进入计数状态，当第 16个 CP到来时，片（ 1）复位归零，片（ 2）记 1个
输入脉冲，完成一个进位 过程。两个 4位二进制计数器级联构成的 8位二进制计
数器如图 14-6所示。
3）采用进位输出置数法构成一个 183进制计数器。将两个芯片的进位输
出端通过一个与与非门产生 LD所需的置数脉冲，预置数 N=256-183=73，将 73
所对应的输入信号端接高电平 1，其余输入端接低电平 0，即将 1A（ 2O）,1D
（ 23 ）,2C（ 26）接高电平，其余接地，如图 14-7所示。
例 14-5 CMOS器件 CC40161； TTL器件 T1161,T4161及国外件
74LS161,74LS163等都是同步 4位二进制加法计数器，具有
同步预置数、清零和保持功能。其功能表如下：
cp cr LD EP Er 功能
清零
计数
保持
置数
输入
11
11
0
1
1
0
0
1
o oo
o
o
oo o
这些件均是双列直插式 16脚。其中第 16脚电源第 8脚接地，第 1脚清零 Cr，
第 2脚时钟 CP，第 15脚为进位输出。试解答下列问题：
1）用一片 CC40161构成六进制、十进制、十二进制计数器？
2）用两片 CC40161构成 8位二进制加法计数器。
3）用两片 CC40161构成一百八十三进制计数器。
例 14-6 CMOS中规模集成电路芯片 CC40160是输出 8421BCD码
的同步十进制加法计数器，它的其他功能和例 14-5中的 CC40161
芯片相同。与 CC40160功能相同的 TTL芯片有 T1160、
T4160,T1162,T4162,74LS160,74LS162等。
试用 CC40160芯片构成二十四、六十进制的计数器。画
出连线图，标明计数输入端和进位输入端。
进位输出
CP计数输出
1
11
Q1 EP
ET
EP Q4Q3Q
2
Q1Q4Q3Q2
ET
CPCP
C C
LD LD
Cr Cr
&
解 用复位法将 24所对应的输出状态经过一个, 与
非
门, 产生复位脉冲,送给 Cr,这样每输入 24个 CP,芯
片 (1),（ 2）全回零态。连线图如 14-8所示。
同理，若接成六十进制计数器，只要将图 14-8中
的“与非”门 输入端改接到十位（片 2）的 Q3,Q2端
即可。
1
1 1 1
1 1
1
1
1
&
CP
2A1D1C1B1A CPCP
CPCP
2D2C2B
C C
CC
&
Q
A
Q
3
Q2Q1
Q
4
Q3Q2Q1 Q4Q3Q2Q1
ET
EP
ET
CP计数输入
EP
ETQDQCQBQA ETQDQ
C
Q
BCC40161(2)CC40161(1)
CP
Q4 Q1 Q
2
Q3 Q4
Q1 Q2 Q3 Q4
CP LDC
r
EP
ET
图 14-7
（ 2）（ 1） LDLD
LD
EP
Cr Cr
C
r
C
r
a) b)图 14-6
13-1 同步 RS 触发器的特性方程是（ ）
a) =S+ RQn b) c) =S+RQn1?nQ1 ?n Q
nn RQSQ
RS
??
?
?1
0
- b
13-2 D 触发器的特性方程是（ ）
a)Qn+1=D b)Qn+1=D c) =D1?nQnQ nQ
a
13-3 JK触发器的特性方程是（ ）
a)Qn+1=KQn+JQn b)Qn+1=JQn+1 + KQn c)Qn+1=JQn+KQn
c
13-4 仅具有,置 0”,置 1” 功能的触发器叫（ ）
a)JK触发器 b)RS触发器 c)D触发器
c
13-5 仅具有,保护”,翻转” 功能的触发器叫（ ）
a)JK触发器 b)T触发器 c)D触发器
b
13-6 具有,置 0”,置 1”,保护” 和,计数翻转”
功能的触发起叫（ ）
a)JK触发器 b)D触发器 c)T触发器
a
13-7 仅具有,翻转” 功能的触发器叫（ ）
a)JK触发器 b)T’触发器 c)D触发器
b
13-8 JK触发器用做 T’触发器时，控制端 J,K 正确接法是（）
a)J=Qn K=Qn b)J=K=1 c)J=Qn K=Qn
b
13-9 D触发启用做 T’ 触发器时，控制端 D正确接法时（ ）
a)D=Qn b)D=Qn c)D=1
b
13-10 触发器由门电路构成，但它不同门电路功能，主要特点是
（ ）
a)和门电路功能一样 b)有记忆功能 c)没有记忆功能
b
13-11 TTL型触发器的直接置 0端 Rd,置 1端 Sd正确用法是（ ）
a)都接高电平,1” b)都接低电平,0” c)有小圆圈时，不用
时接高电平,1” ；没有小圆圈时，不用时接低电平,0”
c
13-12 TTL型和 CMOS型触发器使用方法正确的是（ ）
a)电源电压一样时，可以兼容；但 TTL型不用的控制端可以悬空
为,1”； CMOS型的不用控制端不可以悬空，必须通过电阻接电
源为,1” b)只要电源电压一致可随意使用 c)电源电压不同也
可互换使用
a
13-13 按结构分双稳态触发器的类型有（ ）
a)基本ＲＳ，同步ＲＳ b)主从型，维持阻塞型等 c)前两者都
包括
c
13-14 按触发方式双稳态触发器可分为（ ）
a)高电平和低电平触发 b)上升沿和下降沿触发 c)电平触发、
主从触发和边沿触发
c
13-15 按导电机理分双稳态触发器的类型有（ ）
a)双极型 b)单极型 c)双极型和单极型
c
13-16 按逻辑功能分双稳态触发器有（ ）
a)RS,JK,D, T 等型 b)TTL, MOS 型 c)主从和维持阻
塞型
a
13-17 同一种导电类型和电路结构的触发器可否用不同的导电
类型和不同的结构来实现（ ）
a)可以 b)不可以
a
13-18 同一种导电类型和电路结构的触发器可否做成不同的逻辑
( ) a)可以 b)不可以a
13-19 接成计数状态存在空翻问题的触发器是（ ）
a)D触发器 b)钟控 RS触发器 c)主从 RS触发器
b
13-20 存在一次翻转问题的是（ ）触发器
a) 主从型 b)JK c)RS 和 JK
a
13-21 为防止空翻，应采用（ ）结构的触发器
a)CMOS b)TTL c)主从或维持阻塞
c
13-22 为避免一次翻转现象，应采用（ ）的触发器。
a)主从触发 b)边沿触发 c)电平触发
b
例 13-5 TTL 主从 JK触发器 2072组成图 13-7a所示的电路，输入波
形如图 13-7b所示，设个触发器初态为 0，画出 Q1, Q2 端波形。
解 根据图示电路和已知条件，可画出 Q1 Q2端波形，如图 13-
8所示。
=1 J1
C1
K1
Q1
Q1
F1
J2
C2
K2
Q2
Q2
F2
A
CP a)
“1” 61 2 3 4 5CP
A
Q1
Q2
图 13-8
61 2 3 4 5CP
A
b) 图 13-7
13-6 维持阻塞 D 触发器 CT4074和边沿 JK触发器组成图 13-9a所示电
路，输入波形如图 13-9b所示，设各触发器的初态为 0，试画出 Q1、
Q2波形 。
解 根据图示电路和已知条件，可画出 Q1,Q2端波形，如图 13-10
所示。
Q1
Q1
F1
J2
C2
K2
Q2
Q2
F2
D
CP a)
D1
C1 一
b) 图 13-9
61 2 3 4 5CP 7
D
61 2 3 4 5CP 7
D
Q1
Q2
图 13-10
第十四章 时序逻辑电路
1 时序电路可以由（ ）组成。
A 门电路 B 触发器或门电路 C 触发器或触发器和门电路
的组合
C
2 时序电路输出状态的改变（ ）。
A 仅与该时刻输入信号的状态有关 B 仅与时序电路的原状态
有关 C 与 A,B皆有关
C
3 寄存器在电路组成上的特点是（ ）。
A 有 CP输入端，无数码输入端 B 有 CP输入端和数码输入端
C 无 CP输入端，有数码输入端
B
4 通常寄存器应具有（ ）功能。
A 存数和取数 B 清零和置数 C 两者皆有
C
5 按数码的存取方式，寄存器可分为（ ）。
A 数码寄存器，移步寄存器 B 同步寄存器，异步寄存器
C 双向移位寄存器
A
6 移位寄存器可分为（ ）。
A 左移位寄存器 B 右移位寄存器 C 左，右移位和双向移
位寄存器
C
7 数码可以并行输入，并行输出的寄存器有（ ）。
A 数码寄存器 B 移位寄存器 C 二者皆可
C
8 数码寄存器串行输入，串行输出的寄存器有（ ）
A 数码寄存器 B 移位寄存器 C 二者皆可
B
9 下列各种类型触发器，能组成移位寄存器的是（ ）
A 基本 RS触发器 B 同步 RS触发器 C 主从结构触发器
D 维持阻塞结构触发器 E 边沿触发器
CDE
10 计数器在电路组成上的特点是（ ）
A 有 CP输入端，无数码输入端 B 有 CP输入端和数码输入端
C 无 CP输入端，有数码输入端
A
11 通常计数器应具有（ ）功能
A 清零，置数，累计 CP个数 B 存，取数码 C 两者皆有
A
12 按各触发器的状态转换与 CP的关系分类，计数器可分为
（ ）计数器。
A 加法，减法及加减可逆 B 同步和异步 C 二，十和 M进制
B
13 按计数器状态变化的规律分类，计数器可分为（ ）计数器
A 加法，减法及加减可逆 B 同步和异步 C 二，十和 M进制
A
14 按计数器的进位制（或循环模数）分类，计数器可分为
（ ）计数器
A 加法，减法及加减可逆 B同步和异步 C 二，十和 M进制
C
15 M进制计数器状态转换的特点是设初态后，每来（ ）个
CP时，计数器又重回初态。
A M-1 BM+1 C M
C
16 经过有限个 CP，可由任意一个无效状态进入有效状态的计
数器是（ ）自启动的计数器。
A 能 B 不能 C 不一定能
A
17 利用中规模集成计数器构成任意进制计数器的方法有
（ ）。
A 复位法 B 预置数法 C 级联复位法
ABC
18 复位法是利用计数器芯片的（ ）构成任意进制计数器的
方法。
A 复位法 B 预置数法 C 进（借）位输出端
A
19 在 CP的控制下实现预置数功能的计数器称为同步预置数
计数器。属于这种计数器的有（ ）。
A CC40192 B CC40193 C T1160 D T1161
CD
20 不需 CP控制的直接实现预制数功能的计数器称为异步预制数
计数器。属于这种计数器的是（ ）
A CC40192 B CC40193 C T1160 D T1161
A B
21 不产生多余状态的计数器是（ ）
A 同步预制数计数器 B 异步预制数计数器
C 复位法构成的计数器
A
22 将计数器的状态译码后控制端构成任意进制计数器的方法
称为（ ）
A 进位输出置数法 B 状态译码置数器 C 复位法
B
23 用进位输（或借位输出）信号驱动预制数端构成任意进制计
数器的方法称为（ ）
A 进位（或借位）输出置数法 B 状态译码置数法
C 复位法
A
24 用复位法或预制数法构成的单片“任意”进制计数器，级联
后构成 M进制计数器的方法称为（ ）
A 级联复位法 B 预制数法 C 复位级联法
C
25 现有两片 T4290芯片，欲构成具有 8421BCD码输出的二十
四进制加法计数器，应采用的连接方法是（ ）
A 级联复位法 B 级联复位法 C 预置数法
A C
26 用复位法构成 M进制计数器，应将（ ）所对应的状态译
码后驱动复位端。
A M B M-1 C M+1
A
27 用同步状态译码预制数法构成 M进制加法计数器，若预制
数据为 0，则应将（ ）所对应的状态译码后驱动预制数控
制端。
A M B M-1 C M+1
B
28 用同步状态译码预置数法构成 M进制加法计数器，若预制数
据为 N，则应将（ ）所对应状态译码后驱动预制数控制端。
ＡＭ ＢＭ＋Ｎ ＣＭ＋Ｎ－１
Ｃ
29 对异步预置数计数器，用状态译码计数器构成Ｍ进制加法
计数器，若预制数据为０，则应将（ ）所对应的状态译码
后驱动预制数控制端。
ＡＭ ＢＭ－１ ＣＭ＋１
Ａ
30 对异步预制数计数器，用状态译码置数法构成Ｍ进制加法计
数器，若预制数据为Ｎ，则应将（ ）所对应的状态译码后
驱动预置数控制端。
ＡＭ ＢＭ＋Ｎ ＣＭ＋Ｎ－１
Ｂ
31 将两片同步４位二进制加法计数器芯片用进位输出置数法构
成任意进制计数器，其最大计数值是（ ）
Ａ２ －１ Ｂ２ －１ Ｃ２４ ８ ８
Ｂ
32 将两片同步 4位二进制加法计数器级联后，用进为输出置数
法构成 M进制计数器,预制数端的数据 N应是（ ）
A 256-M B 2 -N C M-N 8
A
33 欲构成能记最大十进制为 999的计数器，至少需要（ ）
个双稳态触发器。
A 10 B 100 C 1000
A
34 欲构成能记最大十进制数为 999的计数器，至少需要
（ ）片十进制加法计数器芯片；或（ ）片 4位二进制
加法计数器芯片。
A 3 B 10 C 100
A A
35 n位二进制加法计数器有（ ）个状态，最大计数值是
（ ）
A 2 B 2 C 2 -1n-1 n n
B
C
36 将两片 CC40192级联后用借位输出置数法构成 M（ M <100)
进制减法计数器，预制数端的数据 N应是（ ）
A M B 100-M C 100+M
A
37 将两片 CC40193级联后用借位输出置数法构成 M进制减法计
数器,M的取值范围是（ ）
A 0 <M <100 B 2 <M <2 C 2 <M <2 -18 8
B
38 将两片 CC40193级联后用借位输出置数法构成 M进制减法计
数器，预制数端的数据应是（ ）
A M B 2 -M C 2 +M8 8
A
39 计数器脉冲分配器的一般组成是（ ）
A 计数器 B 2 -M C 计数器和译码器
C
40 为获得 100个节拍脉冲，若采用计数式脉冲分配器，至少需
要（ ）位二进制计数器。
A 6 B 7 C 10
B
序逻辑电路
例题及选择题
制作人：龚淑秋
例 14-1
图 14-1是由两个 4位左移位寄存器 A,B
（均由维持阻塞 D触发器组成）、“与
门” C和 JK触发器 FD组成。 A寄存器的初始
状态为 Q3Q2Q1Q0=1010,B寄存器的初始状
态为 Q3Q2Q1Q0=1011,FD的初态 QD=0，试画出
在 CP作用下图中 Q3A,Q3B,YC,QD的波形。
解 移位寄存器 B的 Q3B接 DOB，数码在 CP 作用下不
断地循环,Q3B的状态依次为 101110111…,。移位寄存
器 A的输入状态 DOA= Q3A Q3B,根据给定的初态值，在
CP的作用下,Q3A的状态依次是 101010101… 。 YC的波
形由 Q3A与 Q3B相“与”后决定。触发器 FD是下降沿触
发的 JK触发器,QD的波形将随 YC的状态变化，并滞
后 YC的波形半个 CP周期。所求波形如图
14-2所示。
QD
FD
K
J YC &
C
Q3
Q3
A
B
D
O
DO
CP
图 14-1 例 14-1图
1 2 43 5 6 7 8CP
Q3A
图 14-2 例 14-1解图
Q
D
Y
C
Q3B
例 14-2
图 14-3是 由三个移位寄存器 SRG4（ 1）、
SRG4（ 2）,SRG4（ 3）和一个全加器
（包括进位触发器 C）构成的串行加法器，
它可实现两个 4位二进制数相加，试分析
其工作过程。
&
&
&
&
&
& & & &
& & & &
S1
S1
CP
CPCP
SRG4（ 1）
S2
S2
QD
Q
D
SRG4（ 2）
A
R
DQ
DCBA
DCB
CP S
RG
4(3
)
Si
A2A1 C
1
CI-1
Bi
Ai
全
加
器
A4A3
(加数 )
送数脉冲
置数脉冲
1
1
进位触发器 C
(被加数 )
B1 B2 B3 B4
移位脉冲 取数脉冲
高
低
输
出
解 4位二进制串行加法计数器的工作过程如下：
1）进行运算之前，先将各寄存器、触发器清零。
2）令 SRG4（ 1）,SRG4（ 2）处于并行输入状态
即 S1= S2 =1，利用送数脉冲将加数 A3 A2 A1 A0
和被加数 B3 B2 B1 B0分别送入相应的寄存器中。
3）令 SRG4（ 1）,SRG4（ 2）,SRG4（ 3 ）中
S1=0,S2 =1，寄存器处于右移状态，在移位脉
冲作用下,SRG4（ 1）,SRG4（ 2）中的数据逐
位右移（低位在前，高位在 后）至全加器，并在
全加器中逐位相加。
4）每次相加结果，本位和 SI存入寄存器 SRG4（ 3 ）
中，进位位存入进位触发器 C中，供下一位相加时
使用。
5） 4位数据逐拍加完后，最后结果用取数脉冲由
SRG4（ 3）中取出。需注意的是,计算结果的最
高位由进位触发器 C的输出端 Q取出。
例 14-3
现有两个 D触发器，两个 JK触发器。其逻辑符号如图 14-4a
所示。用它们组成异步 4位二进制加法计数器，试画出正确
的连接线路图。
解：首先要把 D,JK触发器连成计数形式的 T`触发器,即
Qn+1=D=Qn；而 J=K=1。其次 D触发器的 CP脉冲无圆圈是上升沿触
发，当前一级的 Q从 1→0 进位时应取 Q为进位 CP端，而 JK触发器
的 CP脉冲有圆圈是下降沿触发，应接前一级的 Q段端。再次，
置, 0”端，有圆圈平时接高电平, 1”，无圆圈的应该低电平, 0”
才能正常工作。连接图如图 14-4b所示。
Q4
Rd
R
d
Q1Q2Q3
RdR
d
Rd Rd Rd
Q
Q
Q
Q
Q
K
J J
K
Q
Q
Q
K
D D
a)
Q
b)
D
F1F2F3Fd
J
CP
1
1
1
1
图 14-4 例 14-3图
例 14-4
分析图 14-5电路实现何种逻辑功能，其
中 X是控制端，对 X=0和 X=1分别分析，假定
初始状态为 Q2=1,Q1=1。
CP
X
=1 =1
1 1K1
Q2Q
1
Q2
Q2J2
K2Q1
Q1J1
R
d
解 从 图 14-5可见,X是控制端,CP是时钟脉冲输入端,无数据 输入端,该时序电路
属于计数器,对其功能分析如下,
1)时钟方程 CP1=CP2=CP,是同步工作方式。
2）驱动方程为,J1 =X + Q2 K1 =1 ； J2 =X + Q1 K2 =1
3）列状态转换表如表 14-1所示。
4)由真值表可知，当 X=0时，是同步三进制加法计数器；当 X=1时，
是同步三进制减法计数器。无效状态 Q2 Q1 =11在上述两种情况下只需一
个 CP就进入有效状态，因而能自启动。总之，该时序电路 是 同步三进制
可逆计数器，并且能自启动。
CP X
0
00
0
0
00
00
0
0
00
0
0
0
0
0
0
1
1
11
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1 1
1
1
1
1
1
1
1
1 1
1
1
1
1
1
1
1
1
1
1 1
1
1
2
2
1
3 1
4
1
1
1
1
3
4
Q1 Q2 J1 =X + Q2J2 =X + Q1 K2 =1 K1 =1
解 1） 由表 14-2可见,CC40161（ CC40160）的 Cr可直接进行复位操作，
与 CP信号无关，这与教材上介绍的 T1161 （ T4161,CC40162,CC40
163）需在 CP控制下复位，即同步复位有所不同（其他功能相同）。
利用 Cr端的功能，采用复位法可构成六进制计数器如图 14-6a所示。采
用同样的方法可构成十、十二进制计数器，只要将与非门的输入端分别
接至 10,12所对应的状态输出端即可。图略。
2）用低位（片 1）的进位输出端 C1连接高位（片 2）的使能端 EP2,ET2，
两片的 CP共同。清零后第 15个 CP有效边沿到来时,C1输出为 1,EP2=ET2 =1，
片（ 2）进入计数状态，当第 16个 CP到来时，片（ 1）复位归零，片（ 2）记 1个
输入脉冲，完成一个进位 过程。两个 4位二进制计数器级联构成的 8位二进制计
数器如图 14-6所示。
3）采用进位输出置数法构成一个 183进制计数器。将两个芯片的进位输
出端通过一个与与非门产生 LD所需的置数脉冲，预置数 N=256-183=73，将 73
所对应的输入信号端接高电平 1，其余输入端接低电平 0，即将 1A（ 2O）,1D
（ 23 ）,2C（ 26）接高电平，其余接地，如图 14-7所示。
例 14-5 CMOS器件 CC40161； TTL器件 T1161,T4161及国外件
74LS161,74LS163等都是同步 4位二进制加法计数器，具有
同步预置数、清零和保持功能。其功能表如下：
cp cr LD EP Er 功能
清零
计数
保持
置数
输入
11
11
0
1
1
0
0
1
o oo
o
o
oo o
这些件均是双列直插式 16脚。其中第 16脚电源第 8脚接地，第 1脚清零 Cr，
第 2脚时钟 CP，第 15脚为进位输出。试解答下列问题：
1）用一片 CC40161构成六进制、十进制、十二进制计数器？
2）用两片 CC40161构成 8位二进制加法计数器。
3）用两片 CC40161构成一百八十三进制计数器。
例 14-6 CMOS中规模集成电路芯片 CC40160是输出 8421BCD码
的同步十进制加法计数器，它的其他功能和例 14-5中的 CC40161
芯片相同。与 CC40160功能相同的 TTL芯片有 T1160、
T4160,T1162,T4162,74LS160,74LS162等。
试用 CC40160芯片构成二十四、六十进制的计数器。画
出连线图，标明计数输入端和进位输入端。
进位输出
CP计数输出
1
11
Q1 EP
ET
EP Q4Q3Q
2
Q1Q4Q3Q2
ET
CPCP
C C
LD LD
Cr Cr
&
解 用复位法将 24所对应的输出状态经过一个, 与
非
门, 产生复位脉冲,送给 Cr,这样每输入 24个 CP,芯
片 (1),（ 2）全回零态。连线图如 14-8所示。
同理，若接成六十进制计数器，只要将图 14-8中
的“与非”门 输入端改接到十位（片 2）的 Q3,Q2端
即可。
1
1 1 1
1 1
1
1
1
&
CP
2A1D1C1B1A CPCP
CPCP
2D2C2B
C C
CC
&
Q
A
Q
3
Q2Q1
Q
4
Q3Q2Q1 Q4Q3Q2Q1
ET
EP
ET
CP计数输入
EP
ETQDQCQBQA ETQDQ
C
Q
BCC40161(2)CC40161(1)
CP
Q4 Q1 Q
2
Q3 Q4
Q1 Q2 Q3 Q4
CP LDC
r
EP
ET
图 14-7
（ 2）（ 1） LDLD
LD
EP
Cr Cr
C
r
C
r
a) b)图 14-6
13-1 同步 RS 触发器的特性方程是（ ）
a) =S+ RQn b) c) =S+RQn1?nQ1 ?n Q
nn RQSQ
RS
??
?
?1
0
- b
13-2 D 触发器的特性方程是（ ）
a)Qn+1=D b)Qn+1=D c) =D1?nQnQ nQ
a
13-3 JK触发器的特性方程是（ ）
a)Qn+1=KQn+JQn b)Qn+1=JQn+1 + KQn c)Qn+1=JQn+KQn
c
13-4 仅具有,置 0”,置 1” 功能的触发器叫（ ）
a)JK触发器 b)RS触发器 c)D触发器
c
13-5 仅具有,保护”,翻转” 功能的触发器叫（ ）
a)JK触发器 b)T触发器 c)D触发器
b
13-6 具有,置 0”,置 1”,保护” 和,计数翻转”
功能的触发起叫（ ）
a)JK触发器 b)D触发器 c)T触发器
a
13-7 仅具有,翻转” 功能的触发器叫（ ）
a)JK触发器 b)T’触发器 c)D触发器
b
13-8 JK触发器用做 T’触发器时，控制端 J,K 正确接法是（）
a)J=Qn K=Qn b)J=K=1 c)J=Qn K=Qn
b
13-9 D触发启用做 T’ 触发器时，控制端 D正确接法时（ ）
a)D=Qn b)D=Qn c)D=1
b
13-10 触发器由门电路构成，但它不同门电路功能，主要特点是
（ ）
a)和门电路功能一样 b)有记忆功能 c)没有记忆功能
b
13-11 TTL型触发器的直接置 0端 Rd,置 1端 Sd正确用法是（ ）
a)都接高电平,1” b)都接低电平,0” c)有小圆圈时，不用
时接高电平,1” ；没有小圆圈时，不用时接低电平,0”
c
13-12 TTL型和 CMOS型触发器使用方法正确的是（ ）
a)电源电压一样时，可以兼容；但 TTL型不用的控制端可以悬空
为,1”； CMOS型的不用控制端不可以悬空，必须通过电阻接电
源为,1” b)只要电源电压一致可随意使用 c)电源电压不同也
可互换使用
a
13-13 按结构分双稳态触发器的类型有（ ）
a)基本ＲＳ，同步ＲＳ b)主从型，维持阻塞型等 c)前两者都
包括
c
13-14 按触发方式双稳态触发器可分为（ ）
a)高电平和低电平触发 b)上升沿和下降沿触发 c)电平触发、
主从触发和边沿触发
c
13-15 按导电机理分双稳态触发器的类型有（ ）
a)双极型 b)单极型 c)双极型和单极型
c
13-16 按逻辑功能分双稳态触发器有（ ）
a)RS,JK,D, T 等型 b)TTL, MOS 型 c)主从和维持阻
塞型
a
13-17 同一种导电类型和电路结构的触发器可否用不同的导电
类型和不同的结构来实现（ ）
a)可以 b)不可以
a
13-18 同一种导电类型和电路结构的触发器可否做成不同的逻辑
( ) a)可以 b)不可以a
13-19 接成计数状态存在空翻问题的触发器是（ ）
a)D触发器 b)钟控 RS触发器 c)主从 RS触发器
b
13-20 存在一次翻转问题的是（ ）触发器
a) 主从型 b)JK c)RS 和 JK
a
13-21 为防止空翻，应采用（ ）结构的触发器
a)CMOS b)TTL c)主从或维持阻塞
c
13-22 为避免一次翻转现象，应采用（ ）的触发器。
a)主从触发 b)边沿触发 c)电平触发
b
例 13-5 TTL 主从 JK触发器 2072组成图 13-7a所示的电路，输入波
形如图 13-7b所示，设个触发器初态为 0，画出 Q1, Q2 端波形。
解 根据图示电路和已知条件，可画出 Q1 Q2端波形，如图 13-
8所示。
=1 J1
C1
K1
Q1
Q1
F1
J2
C2
K2
Q2
Q2
F2
A
CP a)
“1” 61 2 3 4 5CP
A
Q1
Q2
图 13-8
61 2 3 4 5CP
A
b) 图 13-7
13-6 维持阻塞 D 触发器 CT4074和边沿 JK触发器组成图 13-9a所示电
路，输入波形如图 13-9b所示，设各触发器的初态为 0，试画出 Q1、
Q2波形 。
解 根据图示电路和已知条件，可画出 Q1,Q2端波形，如图 13-10
所示。
Q1
Q1
F1
J2
C2
K2
Q2
Q2
F2
D
CP a)
D1
C1 一
b) 图 13-9
61 2 3 4 5CP 7
D
61 2 3 4 5CP 7
D
Q1
Q2
图 13-10
第十四章 时序逻辑电路
1 时序电路可以由（ ）组成。
A 门电路 B 触发器或门电路 C 触发器或触发器和门电路
的组合
C
2 时序电路输出状态的改变（ ）。
A 仅与该时刻输入信号的状态有关 B 仅与时序电路的原状态
有关 C 与 A,B皆有关
C
3 寄存器在电路组成上的特点是（ ）。
A 有 CP输入端，无数码输入端 B 有 CP输入端和数码输入端
C 无 CP输入端，有数码输入端
B
4 通常寄存器应具有（ ）功能。
A 存数和取数 B 清零和置数 C 两者皆有
C
5 按数码的存取方式，寄存器可分为（ ）。
A 数码寄存器，移步寄存器 B 同步寄存器，异步寄存器
C 双向移位寄存器
A
6 移位寄存器可分为（ ）。
A 左移位寄存器 B 右移位寄存器 C 左，右移位和双向移
位寄存器
C
7 数码可以并行输入，并行输出的寄存器有（ ）。
A 数码寄存器 B 移位寄存器 C 二者皆可
C
8 数码寄存器串行输入，串行输出的寄存器有（ ）
A 数码寄存器 B 移位寄存器 C 二者皆可
B
9 下列各种类型触发器，能组成移位寄存器的是（ ）
A 基本 RS触发器 B 同步 RS触发器 C 主从结构触发器
D 维持阻塞结构触发器 E 边沿触发器
CDE
10 计数器在电路组成上的特点是（ ）
A 有 CP输入端，无数码输入端 B 有 CP输入端和数码输入端
C 无 CP输入端，有数码输入端
A
11 通常计数器应具有（ ）功能
A 清零，置数，累计 CP个数 B 存，取数码 C 两者皆有
A
12 按各触发器的状态转换与 CP的关系分类，计数器可分为
（ ）计数器。
A 加法，减法及加减可逆 B 同步和异步 C 二，十和 M进制
B
13 按计数器状态变化的规律分类，计数器可分为（ ）计数器
A 加法，减法及加减可逆 B 同步和异步 C 二，十和 M进制
A
14 按计数器的进位制（或循环模数）分类，计数器可分为
（ ）计数器
A 加法，减法及加减可逆 B同步和异步 C 二，十和 M进制
C
15 M进制计数器状态转换的特点是设初态后，每来（ ）个
CP时，计数器又重回初态。
A M-1 BM+1 C M
C
16 经过有限个 CP，可由任意一个无效状态进入有效状态的计
数器是（ ）自启动的计数器。
A 能 B 不能 C 不一定能
A
17 利用中规模集成计数器构成任意进制计数器的方法有
（ ）。
A 复位法 B 预置数法 C 级联复位法
ABC
18 复位法是利用计数器芯片的（ ）构成任意进制计数器的
方法。
A 复位法 B 预置数法 C 进（借）位输出端
A
19 在 CP的控制下实现预置数功能的计数器称为同步预置数
计数器。属于这种计数器的有（ ）。
A CC40192 B CC40193 C T1160 D T1161
CD
20 不需 CP控制的直接实现预制数功能的计数器称为异步预制数
计数器。属于这种计数器的是（ ）
A CC40192 B CC40193 C T1160 D T1161
A B
21 不产生多余状态的计数器是（ ）
A 同步预制数计数器 B 异步预制数计数器
C 复位法构成的计数器
A
22 将计数器的状态译码后控制端构成任意进制计数器的方法
称为（ ）
A 进位输出置数法 B 状态译码置数器 C 复位法
B
23 用进位输（或借位输出）信号驱动预制数端构成任意进制计
数器的方法称为（ ）
A 进位（或借位）输出置数法 B 状态译码置数法
C 复位法
A
24 用复位法或预制数法构成的单片“任意”进制计数器，级联
后构成 M进制计数器的方法称为（ ）
A 级联复位法 B 预制数法 C 复位级联法
C
25 现有两片 T4290芯片，欲构成具有 8421BCD码输出的二十
四进制加法计数器，应采用的连接方法是（ ）
A 级联复位法 B 级联复位法 C 预置数法
A C
26 用复位法构成 M进制计数器，应将（ ）所对应的状态译
码后驱动复位端。
A M B M-1 C M+1
A
27 用同步状态译码预制数法构成 M进制加法计数器，若预制
数据为 0，则应将（ ）所对应的状态译码后驱动预制数控
制端。
A M B M-1 C M+1
B
28 用同步状态译码预置数法构成 M进制加法计数器，若预制数
据为 N，则应将（ ）所对应状态译码后驱动预制数控制端。
ＡＭ ＢＭ＋Ｎ ＣＭ＋Ｎ－１
Ｃ
29 对异步预置数计数器，用状态译码计数器构成Ｍ进制加法
计数器，若预制数据为０，则应将（ ）所对应的状态译码
后驱动预制数控制端。
ＡＭ ＢＭ－１ ＣＭ＋１
Ａ
30 对异步预制数计数器，用状态译码置数法构成Ｍ进制加法计
数器，若预制数据为Ｎ，则应将（ ）所对应的状态译码后
驱动预置数控制端。
ＡＭ ＢＭ＋Ｎ ＣＭ＋Ｎ－１
Ｂ
31 将两片同步４位二进制加法计数器芯片用进位输出置数法构
成任意进制计数器，其最大计数值是（ ）
Ａ２ －１ Ｂ２ －１ Ｃ２４ ８ ８
Ｂ
32 将两片同步 4位二进制加法计数器级联后，用进为输出置数
法构成 M进制计数器,预制数端的数据 N应是（ ）
A 256-M B 2 -N C M-N 8
A
33 欲构成能记最大十进制为 999的计数器，至少需要（ ）
个双稳态触发器。
A 10 B 100 C 1000
A
34 欲构成能记最大十进制数为 999的计数器，至少需要
（ ）片十进制加法计数器芯片；或（ ）片 4位二进制
加法计数器芯片。
A 3 B 10 C 100
A A
35 n位二进制加法计数器有（ ）个状态，最大计数值是
（ ）
A 2 B 2 C 2 -1n-1 n n
B
C
36 将两片 CC40192级联后用借位输出置数法构成 M（ M <100)
进制减法计数器，预制数端的数据 N应是（ ）
A M B 100-M C 100+M
A
37 将两片 CC40193级联后用借位输出置数法构成 M进制减法计
数器,M的取值范围是（ ）
A 0 <M <100 B 2 <M <2 C 2 <M <2 -18 8
B
38 将两片 CC40193级联后用借位输出置数法构成 M进制减法计
数器，预制数端的数据应是（ ）
A M B 2 -M C 2 +M8 8
A
39 计数器脉冲分配器的一般组成是（ ）
A 计数器 B 2 -M C 计数器和译码器
C
40 为获得 100个节拍脉冲，若采用计数式脉冲分配器，至少需
要（ ）位二进制计数器。
A 6 B 7 C 10
B
