9.2 随机存储器 (RAM)
一、静态 RAM(SRAM)
SRAM （ Static Random Access Memory）
DRAM （ Dynamic Random Access Memory ）
根据存储单元的工作原理，可分为,
随机存储器简称为 RAM,是电子计算机的重要组成部分,它能够存储数据?指令?中间结果。
随机存取,是指存储器中任意一个存储单元都能以随机次序迅速地存入（写入）信息或取出
（读出）信息。
1,基本结构
32行一个字节与 ROM相比，多了读 /写 (R/W)端。
0
0
1
0
1
1
写操作：
0
1
0
1
读操作：
2,RAM2114芯片简介
① 存储容量,1024字节 × 4位 =1K× 4位 =4K位
② 地址线为,A9~A0,10根。
行地址,A8~A3 （ 26=64行）；
列地址,A0~A2,A9（ 24=16列）,每列 =4位 ;
总容量,26 × （ 4 × 24） = 64 × 64 =4096个存储单元
(1)结构总容量,26 × （ 4 × 24） = 64 × 64 =4096个存储单元
③ 数据线 4根,D3 ~ D0 ；
例 1:用 1K× 4位的 2114RAM扩展成一个 16K× 8位的存储器需要 片 2114芯片,扩展后的存储器共有地址根。
32
14
例 2：某 RAM存储矩阵采用 32× 32的形式，行地址译码器采用 5/32线译码器；列地址译码器，则可知 RAM
有 个存储单元，该存储矩阵共有 个字，
每个字有 位，其列地址译码器的每根输出线接存储矩阵的 列。
1024 256
4
4
RAM芯片的种类很多,容量有大?有小。当一片 RAM不能满足存储容量及其位数要求时，
可将多个芯片适当连接起来实现位和字的扩展。
扩展的方法有两种,位扩展 和 字扩展 。
1,位扩展 (位数不够用,字数足够用 )
例 1：用 1024字 × 1位 RAM构成 1024字 × 8位 RAM.
需要片数 N=8
例 2:采用 2片 2114 （ 1024× 4位）芯片，并联在一起，构成 1024 × 8位的存储器。
2,字扩展 （字数不够用，位数够用）
例 3：用 256字 × 8位 RAM组成 1024字 × 8位存储器。
需要片数 N＝ 4
N= 目标存储器容量已有存储器容量特点：必须使用译码器。
各片地址分配情况：
000H 0FFH
100H 1FFH
2FFH
3FFH
200H
300H
方法：片内地址信号并联；多余地址端通过译码器接至各片的片选端； I/O同名端并联。
并联并联译码器例 4：用一片 2/4译码器和四片 2114实现
4096字节 × 4位的存储器。
强调,位扩展不需要增加地址线，而字扩展则需要增加地址线数。
例三：试用 1K × 4位的 2114RAM扩展一个
4K × 8位的存储器。
解,（ 1）确定芯片数 N：
N= （ 4K / 1K ） × （ 8 / 4）
= 8（片）
（ 2）确定地址系数 D：
2D=4096,D =12 。
（ 3）用 8片 1K × 4位的 2114RAM芯片，经字位扩展构成的存储器，如图 9.2.8
所示。
例四,RAM2114功能分析和应用。试用 4片 2114
和一片 74138组成 2K× 8位的内存单元，内存单元的寻址范围为,0400H ~ 07FFH；
1C00H ~ 1FFFH。
解,（ 1）将 0400H ~ 07FFH；
1C00H ~ 1FFFH
变成二进制数为：
A15 ~ A10A9 ~ A0 ~ A15 ~ A10 A9 ~ A0
0000 0100 0000 0000 ~ 0000 0111 1111 1111 B；
0001 1100 0000 0000 ~ 0001 1111 1111 1111 B 。
共需要 16条地址线 A15 ~ A0 。
（ 2）将内存单元地址和地址线排列成表所示的形式。
A1 Y0
A0 Y1
Y2
EN Y3
A0~A9 CS
2114（ 1）
R/W D3~D0
A0~A9 CS
2114（ 2）
R/W D3~D0
A0~A9 CS
2114（ 3）
R/W D3~D0
A0~A9 CS
2114（ 4）
R/W D3~D0
A0~A9 CS
2114（ 5）
R/W D3~D0
A0~A9 CS
2114（ 6）
R/W D3~D0
A0~A9 CS
2114（ 7）
R/W D3~D0
A11
A10
A0~A9
R/W
D3~D0
D7~D4
D11~D8
2/4译码器
A 11 A 10 工作芯片号 工作地址范围 存取数据位数
00
01
10
11
例五,RAM2114构成的存储器如上图，试根据该存储器的工作情况填写下表。
4,5,6,7 1024~2047 16
2048~30712,3 8
3072~40951 4
无 0~1023 0
例六：按下列给定编码表，用 DFF和 ROM设计同步计数器电路（不考虑自启动性）
1D
C1
CP
1D
C1
1D
C1
F2 F1 F0
Z
m0
m1
m2m
3m
4m
5m
6m
7
例六：按下列给定编码表，用 DFF和 ROM设计同步计数器电路（考虑自启动性）
1D
C1
CP
1D
C1
1D
C1
F2 F1 F0
Z
状态转移表：
例七：用 PROM和 DFF设计一个 F=0000011的计数型序列码发生器（设初态为 Q3Q2Q1=000）。
解：
状态转移表：
靠 MOS管栅极电容或 MOS电容 的暂存电荷功能存储数据，由于电容的容量很小，
且存在漏电流，需不断地进行 刷新 。
字线 Wi
位线 YiT
CBCS
图 9.2.9 单管 MOS动态存储单元二?动态 RAM(DRAM)
线上分布电容栅极电容静态 RAM的存储单元所用的管子数目多
（即：由六管组成）,功耗大,为了克服这个缺点,人们利用大规模集成工艺,研制出动态 RAM
（即：由单管组成） 。
SRAM 与 DRAM的重要区别在于：
DRAM的存储单元是利用 MOS管栅极电容具有暂存电荷的作用存储信息的。由于栅极电容的电量很小（只有几 pf），而且栅极有 漏电流存在，电容上存储的信息不能长期保存，
需要周期性对电容充电，而这个充电的过程就称为 刷新 。
1,存储单元
RAM动态存储单元主要有三种,4管?3管和单管 MOS动态存储单元。为了提高集成度，
目前大容量动态 RAM的存储单元普遍采用单管结构组成。如图 9.2.9所示。
2,结构单管 CMOS动态存储单元由 C和 T（ 读?写合一的门控管 ）组成。即：读?写选择线为一条字线，数据线也合为一条位线，信息存储在电容 C上，为节省芯片面积,C的容量不大，一般远小于线上的分布电容 CB，
C<< CB。
注,电容的大小跟它的面积有关,C越大，面积越大，
C越小面积越小。 C=0.02pf,CB= 2pf。
3,工作原理
(1) 写入操作字选择线 = 1,T导通。
1）写入,1”
使数据线为高电平 1，经 T
向 C充电，使信息写到电容 C
上。
2）写入,0”
使数据线为低电平 0,C经
T向数据线放电到,0”电平
i充
+
+
（ 2）读出操作字选择线 = 1,T导通。
若 C上所存的信息为 1，则 C经 T向数据线分布电容 CB充电,C和 CB要重新分配电荷，根据 C上信息的不同，电荷分配后,CB上电位将 增高 或 降低 。这个微小的电位变化，经鉴别力很高的灵敏度读出放大器放大之后，再送到存储器的输出端。即：
C=1? CB上电荷 ↑，
C=0? CB上电荷 ↓。
(注：由于 CB>>C,则 uB<< u0)
由于每次读出后,C上存储电荷将发生很大变化，
这种读出称为 破坏性读出 。因此，要保持原来 C上信息，
必须将读出的信息，经读出放大器再返回去进行 刷新,
这样就增加了读出放大器的复杂性。所以，制成的单管动态存储器的关键是高灵敏度的读出放大器。
（ 注,刷新是每隔 20ms一次，也就是对 C进行一次充电，同时存储器也必须与外界切断联系。）
（ 3）优点：结构简单，功耗小。
（ 4）缺点：需要高灵敏度的读出放大器和刷新用的再生放大器，因而使用外围电路较复杂。
作业； 9.8,9.9,9.10
一、静态 RAM(SRAM)
SRAM （ Static Random Access Memory）
DRAM （ Dynamic Random Access Memory ）
根据存储单元的工作原理，可分为,
随机存储器简称为 RAM,是电子计算机的重要组成部分,它能够存储数据?指令?中间结果。
随机存取,是指存储器中任意一个存储单元都能以随机次序迅速地存入（写入）信息或取出
（读出）信息。
1,基本结构
32行一个字节与 ROM相比，多了读 /写 (R/W)端。
0
0
1
0
1
1
写操作：
0
1
0
1
读操作：
2,RAM2114芯片简介
① 存储容量,1024字节 × 4位 =1K× 4位 =4K位
② 地址线为,A9~A0,10根。
行地址,A8~A3 （ 26=64行）；
列地址,A0~A2,A9（ 24=16列）,每列 =4位 ;
总容量,26 × （ 4 × 24） = 64 × 64 =4096个存储单元
(1)结构总容量,26 × （ 4 × 24） = 64 × 64 =4096个存储单元
③ 数据线 4根,D3 ~ D0 ；
例 1:用 1K× 4位的 2114RAM扩展成一个 16K× 8位的存储器需要 片 2114芯片,扩展后的存储器共有地址根。
32
14
例 2：某 RAM存储矩阵采用 32× 32的形式，行地址译码器采用 5/32线译码器；列地址译码器，则可知 RAM
有 个存储单元，该存储矩阵共有 个字，
每个字有 位，其列地址译码器的每根输出线接存储矩阵的 列。
1024 256
4
4
RAM芯片的种类很多,容量有大?有小。当一片 RAM不能满足存储容量及其位数要求时，
可将多个芯片适当连接起来实现位和字的扩展。
扩展的方法有两种,位扩展 和 字扩展 。
1,位扩展 (位数不够用,字数足够用 )
例 1：用 1024字 × 1位 RAM构成 1024字 × 8位 RAM.
需要片数 N=8
例 2:采用 2片 2114 （ 1024× 4位）芯片，并联在一起，构成 1024 × 8位的存储器。
2,字扩展 （字数不够用，位数够用）
例 3：用 256字 × 8位 RAM组成 1024字 × 8位存储器。
需要片数 N＝ 4
N= 目标存储器容量已有存储器容量特点：必须使用译码器。
各片地址分配情况：
000H 0FFH
100H 1FFH
2FFH
3FFH
200H
300H
方法：片内地址信号并联；多余地址端通过译码器接至各片的片选端； I/O同名端并联。
并联并联译码器例 4：用一片 2/4译码器和四片 2114实现
4096字节 × 4位的存储器。
强调,位扩展不需要增加地址线，而字扩展则需要增加地址线数。
例三：试用 1K × 4位的 2114RAM扩展一个
4K × 8位的存储器。
解,（ 1）确定芯片数 N：
N= （ 4K / 1K ） × （ 8 / 4）
= 8（片）
（ 2）确定地址系数 D：
2D=4096,D =12 。
（ 3）用 8片 1K × 4位的 2114RAM芯片，经字位扩展构成的存储器，如图 9.2.8
所示。
例四,RAM2114功能分析和应用。试用 4片 2114
和一片 74138组成 2K× 8位的内存单元，内存单元的寻址范围为,0400H ~ 07FFH；
1C00H ~ 1FFFH。
解,（ 1）将 0400H ~ 07FFH；
1C00H ~ 1FFFH
变成二进制数为：
A15 ~ A10A9 ~ A0 ~ A15 ~ A10 A9 ~ A0
0000 0100 0000 0000 ~ 0000 0111 1111 1111 B；
0001 1100 0000 0000 ~ 0001 1111 1111 1111 B 。
共需要 16条地址线 A15 ~ A0 。
（ 2）将内存单元地址和地址线排列成表所示的形式。
A1 Y0
A0 Y1
Y2
EN Y3
A0~A9 CS
2114（ 1）
R/W D3~D0
A0~A9 CS
2114（ 2）
R/W D3~D0
A0~A9 CS
2114（ 3）
R/W D3~D0
A0~A9 CS
2114（ 4）
R/W D3~D0
A0~A9 CS
2114（ 5）
R/W D3~D0
A0~A9 CS
2114（ 6）
R/W D3~D0
A0~A9 CS
2114（ 7）
R/W D3~D0
A11
A10
A0~A9
R/W
D3~D0
D7~D4
D11~D8
2/4译码器
A 11 A 10 工作芯片号 工作地址范围 存取数据位数
00
01
10
11
例五,RAM2114构成的存储器如上图，试根据该存储器的工作情况填写下表。
4,5,6,7 1024~2047 16
2048~30712,3 8
3072~40951 4
无 0~1023 0
例六：按下列给定编码表，用 DFF和 ROM设计同步计数器电路（不考虑自启动性）
1D
C1
CP
1D
C1
1D
C1
F2 F1 F0
Z
m0
m1
m2m
3m
4m
5m
6m
7
例六：按下列给定编码表，用 DFF和 ROM设计同步计数器电路（考虑自启动性）
1D
C1
CP
1D
C1
1D
C1
F2 F1 F0
Z
状态转移表：
例七：用 PROM和 DFF设计一个 F=0000011的计数型序列码发生器（设初态为 Q3Q2Q1=000）。
解：
状态转移表：
靠 MOS管栅极电容或 MOS电容 的暂存电荷功能存储数据，由于电容的容量很小，
且存在漏电流，需不断地进行 刷新 。
字线 Wi
位线 YiT
CBCS
图 9.2.9 单管 MOS动态存储单元二?动态 RAM(DRAM)
线上分布电容栅极电容静态 RAM的存储单元所用的管子数目多
（即：由六管组成）,功耗大,为了克服这个缺点,人们利用大规模集成工艺,研制出动态 RAM
（即：由单管组成） 。
SRAM 与 DRAM的重要区别在于：
DRAM的存储单元是利用 MOS管栅极电容具有暂存电荷的作用存储信息的。由于栅极电容的电量很小（只有几 pf），而且栅极有 漏电流存在，电容上存储的信息不能长期保存，
需要周期性对电容充电，而这个充电的过程就称为 刷新 。
1,存储单元
RAM动态存储单元主要有三种,4管?3管和单管 MOS动态存储单元。为了提高集成度，
目前大容量动态 RAM的存储单元普遍采用单管结构组成。如图 9.2.9所示。
2,结构单管 CMOS动态存储单元由 C和 T（ 读?写合一的门控管 ）组成。即：读?写选择线为一条字线，数据线也合为一条位线，信息存储在电容 C上，为节省芯片面积,C的容量不大，一般远小于线上的分布电容 CB，
C<< CB。
注,电容的大小跟它的面积有关,C越大，面积越大，
C越小面积越小。 C=0.02pf,CB= 2pf。
3,工作原理
(1) 写入操作字选择线 = 1,T导通。
1）写入,1”
使数据线为高电平 1，经 T
向 C充电，使信息写到电容 C
上。
2）写入,0”
使数据线为低电平 0,C经
T向数据线放电到,0”电平
i充
+
+
（ 2）读出操作字选择线 = 1,T导通。
若 C上所存的信息为 1，则 C经 T向数据线分布电容 CB充电,C和 CB要重新分配电荷，根据 C上信息的不同，电荷分配后,CB上电位将 增高 或 降低 。这个微小的电位变化，经鉴别力很高的灵敏度读出放大器放大之后，再送到存储器的输出端。即：
C=1? CB上电荷 ↑，
C=0? CB上电荷 ↓。
(注：由于 CB>>C,则 uB<< u0)
由于每次读出后,C上存储电荷将发生很大变化，
这种读出称为 破坏性读出 。因此，要保持原来 C上信息，
必须将读出的信息，经读出放大器再返回去进行 刷新,
这样就增加了读出放大器的复杂性。所以，制成的单管动态存储器的关键是高灵敏度的读出放大器。
（ 注,刷新是每隔 20ms一次，也就是对 C进行一次充电，同时存储器也必须与外界切断联系。）
（ 3）优点：结构简单，功耗小。
（ 4）缺点：需要高灵敏度的读出放大器和刷新用的再生放大器，因而使用外围电路较复杂。
作业； 9.8,9.9,9.10
