第六章 习题课小结,时序电路 =组合电路 + 存储电路
1,工作描述可用以下四组方程来描述,
激励方程?状态方程?输出方程?时钟方程。
2.分类
(1) 按模型分类
mealy型 —Z(tn+1)不仅与 X(tn)有关,还和 Q(tn)有关。
Moore型 —Z(tn+1)只与 Q(tn)有关，而和 X(tn)无关。
（ 3）按时钟分类同步,只有一个 CP信号。
异步：有多个 CP信号。
3.时序电路的分析目的,是为了找出该电路输出和输入之间的逻辑关系,以确定电路的逻辑功能。
（ 1）分析电路结构
1）找出电路中哪些部分是组合电路。
2）找出电路中哪些部分是存储电路。
3）找出输入 X和输出 Z。
4）确定电路是同步还是异步电路。
（ 2）写出四组方程
（ 3）作状态转移表?状态转移图或波形图。
（ 4）叙述电路的逻辑功能。 （难点）
4.寄存器和移存器
(1)寄存器
——用来存储,0”或,1”的一组二值代码的电路。
介绍的典型芯片 74175：
结构特点,各 FF之间没有连接，各自独立工作。
① CP1=CP2=CP3=CP4=CP（同步存数）
② 有 Q和 Q输出。
要求掌握,功能表和管脚图。
（ 2）移存器
——暂存数码 +移位功能 （具有两种功能）
结构特点,各 FF之间有联系，除第一级外的各
FF的数据输入端均连接相邻 FF的输出端。
两者在功能上的相同之处,都能暂存数据。
不同之处,移存器具有移位功能。
寄存器无移位功能。
强调,移存器中所使用的 FF必须是 无空翻的 FF。
否则，工作时会出现逻辑错误。
移存器的分类：
按移位方向分类单向双向按 IN/OUT方式分类典型芯片介绍了 74194,74195,74165,
其中,▼ 74194为重点掌握的芯片
MSI移位寄存器
74194——四位串入、并入 —串出、并出双向移位寄存器。
74195——四位右移移存器
74165——串入、并出 —串出 8位右移移存器级联扩展
74194级联可实现 8位双向移存器
5,计数器的分析
同步、异步分析步骤：由电路?触发器激励函数 (公式和图解）?状态转移表?分析模长和自启动性。
用图解法，注意高低位顺序，一般数码越高位权越高,Q3?Q0
移存型计数器属于同步计数器，只要求出第一级触发器的次态方程和初始状态，就可以写出状态转移表。
6、计数器的设计
同步计数器的设计：状态转移表?激励函数和输出函数?(自启动性检查 )?电路图?状态转移图 。
异步计数器的设计：采用脉冲反馈法。反馈电路加基本 SRFF，使电路可靠复位。
移存型计数器的设计：列状态转移表必须满足移存规律，主要求解第一级触发器的激励函数。常用移存型计数器：环形和扭环形。
同步二进制加法计数器的规律
b,所有触发器都接成 TFF形式
a,CP1=CP2=…=CP n=CP
c,T1=1,),,3,2(
1
1
niQT
i
j
ji
d,?
n
j
jQZ
1
或写成,T2=Q1,T3=Q1Q2,···,Tn=Q1Q2Q3···Q n-1
或写成,Z=QnQn-1Qn-2····Q 2 Q1
同步二进制减法计数器的规律
b,TFF形式
a,CP1=CP2=…=CP n=CP
c,T1=1，
d.
),,3,2(
1
1
niQT
i
j
ji
n
j
jQZ
1
或写成,T2=Q1,T3=Q1Q2,···,Tn=Q1Q2Q3···Q n-1
或写成,Z=QnQn-1Qn-2····Q 2 Q1
异步二进制加法计数器的规律：
（ 1）由 n个 T’FF构成。
（ 2）计数脉冲接 第一级 触发器的时钟 CP0。
（ 3） 后一级输出 Qi+1是前一级输出 Qi的二分频,且在 Qi的 下降沿 触发,因此对于 JKFF,Qi?CPi+1
对于 DFF,?Qi?CPi+1
进位信号 Z=Q1 Q2… Qn
异步二进制减法计数器的规律：
（ 1）由 n个 T’FF构成。
（ 2）计数脉冲接 第一级 触发器的时钟 CP0。
（ 3） 后一级输出 Qi+1是前一级输出 Qi的二分频,且在 Qi的 上升 沿触发,因此对于 JKFF,?Qi?CPi+1
对于 DFF,Qi?CPi+1
进位信号 Z=?Q1?Q2…?Qn
MSI同步计数器
74161——4位二进制加法计数器。
74163——4位二进制加法计数器,CR：同步清 0。
74160——十进制 8421BCD加法计数器，引脚功能与 74161相同，只是 Qcc=1001时为 1
级联扩展
74161,74163,74160可同步级联也可异步级联，级联后模长分别为,M=256,M=256，
M=100。
MSI实现任意进制计数器 (M<N)
反馈法：异步清 0法和同步置数法。注意：
用?LD端置全 1（置最大数法）时，反馈状态对应编码中出现 0的端口需通过非门送入反馈门。
任意进制计数器的进位信号 /分频输出可以很方便的从反馈门输出端（?CR,?LD）直接引出。
1）整体清,0”法或整体置数法基本思路：先将计数器级联组成模长大于 M的计数器，计满 M个状态后，采用清,0”或置数法实现 M进制计数器。注意,异步级联不能采用置数法 。
2）分解法基本思路：将 M=M1× M2× …M n，其中 M1、
M2,…M n均不大于 N，则用 n片计数器分别组成
M1,M2,…M n进制的计数器，然后异步级联即可构成 M进制计数器。
MSI实现任意进制计数器 (M>N)
几种连接方式的模长：
M1
CP1
M2
CP2进位进位
M=M1× M2CP
M1
CP1
M2
CP2
逻辑门 M为 M1和M
2的最小公倍数进位进位
CP
CP1 CP2
级联进位
CP
反馈门序列码发生器
已知序列发生器：移存型和计数型。
已知序列长度发生器：用最长线性序列加反馈的设计方法。
D1= f?起跳状态 +?Qn?Qn-1…?Q1
m序列反馈函数记住 n<5。
五、顺序脉冲发生器六、时序电路的分析和同步时序电路的设计二进制计数器
SSI
DFF
JKFF
同步异步
MSI 74161
74163
十进制计数器,74160
从教材的角度总结：
任意进制计数器
SSI采用次态方程来设计,求各
FF的激励函数 (用门和 FF自行设计,方法与书上的不同 )。
MSI
（ M<N）
清零法置数法可靠清零异步：
同步：
置最小数法,LD=QCC，
最小数 =N-M
置,0”法,LD=M-1
置最大数法,LD=M-2
（注意：取全,0”状态）
MSI
（ M>N）
异步级联 ——前级的 QCC输出经过一个反相器，加入后级的 CP2。 N=N1·N2。
同步级联 ——CP1= CP2=CP,I片的
P=T=1,Ⅱ 片的 P=T=QCC（ I）。
实现的方法：
整体预置,0”，或 整体复,0”。
6,移存型计数器 （ 采用的典型芯片为,74194）
典型电路环型计数器,
特点,原码反馈。
优点,电路结构简单，不需要另加译码器。
缺点,FF的利用率不高，不具有自启动性，
需要人工干预。
扭环计数器：
特点,反码反馈。
优点,FF的利用率提高了一倍。
缺点,不具有自启动性，需要人工干预。
7,序列码发生器计数型 =计数器 +组合电路
SSI:门 +FF实现
MSI:74161+74151
反馈移存型 =移存器 +组合电路给定序列码给定序列长度最长线性序列码,m序列码的设计,M=15
M=2n=16
M< 2n –1
注意,用使能端避免冒险
8,时序脉冲发生器
9,时序电路设计计数器 +译码器
SSI,门和 FF构成。
MSI,74161 和 74138构成。
问题的提出 抽象 原始状态图 化简 最简的状态转移图状态分配电路设计 确定 FF
获得电路方程
（这里要考虑功能冒险）
例一,试给出一个自动售饮料机的原始状态转移图。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一杯饮料，投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。
解：①输入变量为 A,B，输出变量为 Y,Z；
取投币信号为输入变量，用 A,B表示，给出饮料信号和找钱信号为输出变量，用 Y,Z 表示。
变量定义：
A,表示投入一枚一元硬币。
B,表示投入一枚五角硬币。
Y,表示给出饮料。
Z,表示找回一枚五角硬币。
状态定义：
S0:初始状态。
S1:收到五角硬币。
S2:收到一元硬币。
S3:收到一元五角硬币。并入 S0状态。
例 1原始状态转移图
00/00 00/00
10/00
AB/YZ
S2
S0 S101/00
01/0001/10
10/10
00/00
10/11
变量定义：
A,表示投入一枚一元硬币。
B,表示投入一枚五角硬币。
Y,表示给出饮料。
Z,表示找回一枚五角硬币。
状态定义：
S0:初始状态。
S1:收到五角硬币。
S2:收到一元硬币。
S3:收到一元五角硬币。
并入 S0状态。
例二、分析图所示计数器电路，说明是模长为多少的计数器，并列出状态转移表。
当 M=0时，预置数为 (0010)2，则是 8进制计数器；
当 M=1时，预置数为 (0100)2，则为 6进制计数器。
例三,判断下图所示电路是几进制计数器?
M=365
M=512+
256+64
+32+4+1
=869
74160是模十计数器,电路采用置” 0”法,则 M-1=364
74161是 M=16计数器,用置” 0”法,则 M-1=001101100100
例四,试分析图所示电路的分频比 (即 Y与 CP的分频比 )。
Y与 CP的分频比为 1,240
74161是 M=16计数器,用置,0”法,则 M-1=01110111
M=64+32+16+4+2+1+1=120,则 Y=120× 2=240
1
1
例五,试用 JKFF和必要器件设计能产生输出序列为
1110010,1110010,·····的移存型序列信号发生器。
解,1110010,1110010,··√√√ √√√
000→001√ 具有自启动性电路图例六,试分析下图电路,完成要求 1和要求 2。
1,74194的状态转移表右移注意别上当
A2 A1 A0
Q0 Q1 Q2 Q3 DSR F
0 0 0 0 1 D0=0
1 0 0 0 1 D4=1
1 1 0 0 1 D6=0
1 1 1 0 1 D7=1
1 1 1 1 0 D7=1
0 1 1 1 0 D3=0
0 0 1 1 0 D1=1
0 0 0 1 0 D0=0
例七,用一片 74194和若干与非门设计一个产生序列码为 110100,··· 且能自启动的序列信号发生器。要求：导出 DSL的表达式并画出电路。
解,110100,110100
2,F端输出的序列信号为,
F= 01011010
Q1 Q2 Q3 DSL
1 1 0 1
1 0 1 0
0 1 0 0
1 0 0 1
0 0 1 1
0 1 1 0
检查自启动,000 → 001 √,111 → 110 √
电路具有自启动性
110100,110100
√√√ √√
注意,考虑电路具有自启动性时,000和 111这两个特殊格的圈化值得关注,即,000要圈化,111不能圈化。
电路图例八,分析下图的模长及自启动性。要求列出状态转移真值表，并写出 Q3的输出序列。
解：
1）写出激励函数
D3= Q2；
D2= Q1；
D1= Q0；
D0= Q3⊕ Q2。
LD=Q0+ Q1+ Q2+ Q3
2）列出状态转移表
Q3 Q2 Q1 Q0
0 0 0 1
0 0 1 0
0 1 0 0
1 0 0 1
0 0 1 1
0 1 1 0
1 1 0 1
1 0 1 0
0 1 0 1
1 0 1 1
0 1 1 1
1 1 1 1
1 1 1 0
1 1 0 0
1 0 0 0
LD=Q0+ Q1+ Q2+ Q3
当 Q3Q2Q1Q0= 0000时,即,
LD=1,计数
0000→0001 √
D0= Q3⊕ Q2
偏离状态,0000→0001 √
电路具有自启动
3)求出 Q3序列为,000100110101111
例九,分析下图模长及自启动性,并列出状态转移真值表。
状态转移真值表
Q0 Q1 Q2 Q3
0 1 0 0
1 0 1 0
0 1 0 1
0 0 1 0
1 0 0 1
1 1 0 0
0 1 1 0
1 0 1 1
1 1 0 1
1 1 1 0
M = 10
偏离状态分析：
0000→1000 →0100 √
1111→0100 √(置 数 ）
0001→0000→1000→0100 √
0111→0011→0001→0000 √
具有自启动性例十：试用 74194及 74151设计产生序列
11100010011010,··要求电路具有自启动性。
解,11100010011010,111000 ···
降去 Q3,
↓
注意,要使电路具有自启动性，
0000一定要取,1”，
才能使 0000→0001。
1111一定要取,0”，
才能使 1111→1110。
例十一：电路如下图所示。（ 1）该电路的模长
M= ＿＿ ； （ 2）该电路 ＿＿ （有?无）自启动性；
（ 3）如门 G的输出断开，则电路的状态
Q3(II)Q2(II)Q1(II)Q0(II)Q3(I)Q2(I)Q1(I)Q0(I)为：
＿＿＿＿＿＿＿＿＿＿＿ 。
解：本电路是按置最大数计算,LD=M–2，则
(10001000)2=(136)10,M=136+2=138
例十二,分析下图电路,写出状态转移表 (设初态
Q3 Q2 Q1 Q0=0111)。
解,74161：
D0=Q1⊕ Q2,D1= Q0,D2= Q1
74151,
D0= D1= D2= D3=D5=0,
D4= D6= D7= 1
A2= Q2,A1= Q1,
A0= Q0 。
F1= Q2 F2= Y
列状态转移表
Q2 Q1 Q0 F1 F2
1 1 1 1 1（ D7）
1 1 0 1 1（ D6）
1 0 0 1 1（ D4）
0 0 1 0 0（ D1）
0 1 0 0 0（ D2）
1 0 1 1 0（ D5）
0 1 1 0 0（ D3）
1 1 1 1 1（ D7）
74151,
D0= D1= D2= D3=D5=0,
D4= D6= D7= 1
A2= Q2,A1= Q1,
A0= Q0 。
F1= Q2
F2= Y
74161：
D0=Q1⊕ Q2,
D1= Q0,D2= Q1
例十三：原始状态转移表如下表所示，完成以下项目。
1,作该表的状态化简隐含表 ;
2,在状态 A? B? C? D? E中共有 ＿ 个等价对,
它们分别是 ＿＿＿＿＿＿＿＿ ;
3,在状态 A? B? C? D? E中共有 ＿ 个最大等价类,它们分别是 ＿＿＿＿＿＿＿＿ 。
解：
例十四、已知某电路具有 1个输入信号 CP,5个输出信号 A,B,C,D和 E,5个输出信号均为模值 M＝ 8序列信号，输入信号与输出信号以及输出信号之间的关系如下图所示。要求：
1）选用合适器件设计具有下图时序的电路。
2）搭试所设计的电路，并记录其输入与输出信号的波形。
解,分析思路,
① 电路具有 1个输入信号 CP,5个输出信号 A,B,C、
D和 E。
选择芯片,74138
② 5个输出信号均为模值 M＝ 8序列信号。
选择芯片,74161；实现 M=8的计数器。
000 001010011100 101110 111 000
所给的波形中有一个 ABCDE=00000状态需要考虑。
③ 输入信号与输出信号以及输出信号之间的关系如下图所示。
000 001010011100 101110 111 000
0
0
0
0
0
A=1 1 0 0 0 0 0 0
B=0 0 1 1 1 1 0 0
C=0 0 0 1 1 1 0 0
D=0 0 0 0 0 0 1 0
E=0 0 0 0 0 0 0 1
m0 m1 m2 m3 m4 m5 m6 m7
1
缺少：
,00000”状态考虑,00000”状态，电路可修改如下,
1
11
11
1
1
1
0
0
0
0
0
例十五、用合适器件设计一个 N=18的分频器，要求分频器输出信号为方波信号。
解,分析思路,
关键词,方波 → 是指输出信号为方波。
设计思路,N=18 = 9× 2；
即,① 先设计一个 M=9的计数器；
②再设计一个 M=2的计数器。
③把两个计数器级联，再从 M=2的计数器输出，这样可获得 N=18分频的方波信号。
1,工作描述可用以下四组方程来描述,
激励方程?状态方程?输出方程?时钟方程。
2.分类
(1) 按模型分类
mealy型 —Z(tn+1)不仅与 X(tn)有关,还和 Q(tn)有关。
Moore型 —Z(tn+1)只与 Q(tn)有关，而和 X(tn)无关。
（ 3）按时钟分类同步,只有一个 CP信号。
异步：有多个 CP信号。
3.时序电路的分析目的,是为了找出该电路输出和输入之间的逻辑关系,以确定电路的逻辑功能。
（ 1）分析电路结构
1）找出电路中哪些部分是组合电路。
2）找出电路中哪些部分是存储电路。
3）找出输入 X和输出 Z。
4）确定电路是同步还是异步电路。
（ 2）写出四组方程
（ 3）作状态转移表?状态转移图或波形图。
（ 4）叙述电路的逻辑功能。 （难点）
4.寄存器和移存器
(1)寄存器
——用来存储,0”或,1”的一组二值代码的电路。
介绍的典型芯片 74175：
结构特点,各 FF之间没有连接，各自独立工作。
① CP1=CP2=CP3=CP4=CP（同步存数）
② 有 Q和 Q输出。
要求掌握,功能表和管脚图。
（ 2）移存器
——暂存数码 +移位功能 （具有两种功能）
结构特点,各 FF之间有联系，除第一级外的各
FF的数据输入端均连接相邻 FF的输出端。
两者在功能上的相同之处,都能暂存数据。
不同之处,移存器具有移位功能。
寄存器无移位功能。
强调,移存器中所使用的 FF必须是 无空翻的 FF。
否则，工作时会出现逻辑错误。
移存器的分类：
按移位方向分类单向双向按 IN/OUT方式分类典型芯片介绍了 74194,74195,74165,
其中,▼ 74194为重点掌握的芯片
MSI移位寄存器
74194——四位串入、并入 —串出、并出双向移位寄存器。
74195——四位右移移存器
74165——串入、并出 —串出 8位右移移存器级联扩展
74194级联可实现 8位双向移存器
5,计数器的分析
同步、异步分析步骤：由电路?触发器激励函数 (公式和图解）?状态转移表?分析模长和自启动性。
用图解法，注意高低位顺序，一般数码越高位权越高,Q3?Q0
移存型计数器属于同步计数器，只要求出第一级触发器的次态方程和初始状态，就可以写出状态转移表。
6、计数器的设计
同步计数器的设计：状态转移表?激励函数和输出函数?(自启动性检查 )?电路图?状态转移图 。
异步计数器的设计：采用脉冲反馈法。反馈电路加基本 SRFF，使电路可靠复位。
移存型计数器的设计：列状态转移表必须满足移存规律，主要求解第一级触发器的激励函数。常用移存型计数器：环形和扭环形。
同步二进制加法计数器的规律
b,所有触发器都接成 TFF形式
a,CP1=CP2=…=CP n=CP
c,T1=1,),,3,2(
1
1
niQT
i
j
ji
d,?
n
j
jQZ
1
或写成,T2=Q1,T3=Q1Q2,···,Tn=Q1Q2Q3···Q n-1
或写成,Z=QnQn-1Qn-2····Q 2 Q1
同步二进制减法计数器的规律
b,TFF形式
a,CP1=CP2=…=CP n=CP
c,T1=1，
d.
),,3,2(
1
1
niQT
i
j
ji
n
j
jQZ
1
或写成,T2=Q1,T3=Q1Q2,···,Tn=Q1Q2Q3···Q n-1
或写成,Z=QnQn-1Qn-2····Q 2 Q1
异步二进制加法计数器的规律：
（ 1）由 n个 T’FF构成。
（ 2）计数脉冲接 第一级 触发器的时钟 CP0。
（ 3） 后一级输出 Qi+1是前一级输出 Qi的二分频,且在 Qi的 下降沿 触发,因此对于 JKFF,Qi?CPi+1
对于 DFF,?Qi?CPi+1
进位信号 Z=Q1 Q2… Qn
异步二进制减法计数器的规律：
（ 1）由 n个 T’FF构成。
（ 2）计数脉冲接 第一级 触发器的时钟 CP0。
（ 3） 后一级输出 Qi+1是前一级输出 Qi的二分频,且在 Qi的 上升 沿触发,因此对于 JKFF,?Qi?CPi+1
对于 DFF,Qi?CPi+1
进位信号 Z=?Q1?Q2…?Qn
MSI同步计数器
74161——4位二进制加法计数器。
74163——4位二进制加法计数器,CR：同步清 0。
74160——十进制 8421BCD加法计数器，引脚功能与 74161相同，只是 Qcc=1001时为 1
级联扩展
74161,74163,74160可同步级联也可异步级联，级联后模长分别为,M=256,M=256，
M=100。
MSI实现任意进制计数器 (M<N)
反馈法：异步清 0法和同步置数法。注意：
用?LD端置全 1（置最大数法）时，反馈状态对应编码中出现 0的端口需通过非门送入反馈门。
任意进制计数器的进位信号 /分频输出可以很方便的从反馈门输出端（?CR,?LD）直接引出。
1）整体清,0”法或整体置数法基本思路：先将计数器级联组成模长大于 M的计数器，计满 M个状态后，采用清,0”或置数法实现 M进制计数器。注意,异步级联不能采用置数法 。
2）分解法基本思路：将 M=M1× M2× …M n，其中 M1、
M2,…M n均不大于 N，则用 n片计数器分别组成
M1,M2,…M n进制的计数器，然后异步级联即可构成 M进制计数器。
MSI实现任意进制计数器 (M>N)
几种连接方式的模长：
M1
CP1
M2
CP2进位进位
M=M1× M2CP
M1
CP1
M2
CP2
逻辑门 M为 M1和M
2的最小公倍数进位进位
CP
CP1 CP2
级联进位
CP
反馈门序列码发生器
已知序列发生器：移存型和计数型。
已知序列长度发生器：用最长线性序列加反馈的设计方法。
D1= f?起跳状态 +?Qn?Qn-1…?Q1
m序列反馈函数记住 n<5。
五、顺序脉冲发生器六、时序电路的分析和同步时序电路的设计二进制计数器
SSI
DFF
JKFF
同步异步
MSI 74161
74163
十进制计数器,74160
从教材的角度总结：
任意进制计数器
SSI采用次态方程来设计,求各
FF的激励函数 (用门和 FF自行设计,方法与书上的不同 )。
MSI
（ M<N）
清零法置数法可靠清零异步：
同步：
置最小数法,LD=QCC，
最小数 =N-M
置,0”法,LD=M-1
置最大数法,LD=M-2
（注意：取全,0”状态）
MSI
（ M>N）
异步级联 ——前级的 QCC输出经过一个反相器，加入后级的 CP2。 N=N1·N2。
同步级联 ——CP1= CP2=CP,I片的
P=T=1,Ⅱ 片的 P=T=QCC（ I）。
实现的方法：
整体预置,0”，或 整体复,0”。
6,移存型计数器 （ 采用的典型芯片为,74194）
典型电路环型计数器,
特点,原码反馈。
优点,电路结构简单，不需要另加译码器。
缺点,FF的利用率不高，不具有自启动性，
需要人工干预。
扭环计数器：
特点,反码反馈。
优点,FF的利用率提高了一倍。
缺点,不具有自启动性，需要人工干预。
7,序列码发生器计数型 =计数器 +组合电路
SSI:门 +FF实现
MSI:74161+74151
反馈移存型 =移存器 +组合电路给定序列码给定序列长度最长线性序列码,m序列码的设计,M=15
M=2n=16
M< 2n –1
注意,用使能端避免冒险
8,时序脉冲发生器
9,时序电路设计计数器 +译码器
SSI,门和 FF构成。
MSI,74161 和 74138构成。
问题的提出 抽象 原始状态图 化简 最简的状态转移图状态分配电路设计 确定 FF
获得电路方程
（这里要考虑功能冒险）
例一,试给出一个自动售饮料机的原始状态转移图。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一杯饮料，投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。
解：①输入变量为 A,B，输出变量为 Y,Z；
取投币信号为输入变量，用 A,B表示，给出饮料信号和找钱信号为输出变量，用 Y,Z 表示。
变量定义：
A,表示投入一枚一元硬币。
B,表示投入一枚五角硬币。
Y,表示给出饮料。
Z,表示找回一枚五角硬币。
状态定义：
S0:初始状态。
S1:收到五角硬币。
S2:收到一元硬币。
S3:收到一元五角硬币。并入 S0状态。
例 1原始状态转移图
00/00 00/00
10/00
AB/YZ
S2
S0 S101/00
01/0001/10
10/10
00/00
10/11
变量定义：
A,表示投入一枚一元硬币。
B,表示投入一枚五角硬币。
Y,表示给出饮料。
Z,表示找回一枚五角硬币。
状态定义：
S0:初始状态。
S1:收到五角硬币。
S2:收到一元硬币。
S3:收到一元五角硬币。
并入 S0状态。
例二、分析图所示计数器电路，说明是模长为多少的计数器，并列出状态转移表。
当 M=0时，预置数为 (0010)2，则是 8进制计数器；
当 M=1时，预置数为 (0100)2，则为 6进制计数器。
例三,判断下图所示电路是几进制计数器?
M=365
M=512+
256+64
+32+4+1
=869
74160是模十计数器,电路采用置” 0”法,则 M-1=364
74161是 M=16计数器,用置” 0”法,则 M-1=001101100100
例四,试分析图所示电路的分频比 (即 Y与 CP的分频比 )。
Y与 CP的分频比为 1,240
74161是 M=16计数器,用置,0”法,则 M-1=01110111
M=64+32+16+4+2+1+1=120,则 Y=120× 2=240
1
1
例五,试用 JKFF和必要器件设计能产生输出序列为
1110010,1110010,·····的移存型序列信号发生器。
解,1110010,1110010,··√√√ √√√
000→001√ 具有自启动性电路图例六,试分析下图电路,完成要求 1和要求 2。
1,74194的状态转移表右移注意别上当
A2 A1 A0
Q0 Q1 Q2 Q3 DSR F
0 0 0 0 1 D0=0
1 0 0 0 1 D4=1
1 1 0 0 1 D6=0
1 1 1 0 1 D7=1
1 1 1 1 0 D7=1
0 1 1 1 0 D3=0
0 0 1 1 0 D1=1
0 0 0 1 0 D0=0
例七,用一片 74194和若干与非门设计一个产生序列码为 110100,··· 且能自启动的序列信号发生器。要求：导出 DSL的表达式并画出电路。
解,110100,110100
2,F端输出的序列信号为,
F= 01011010
Q1 Q2 Q3 DSL
1 1 0 1
1 0 1 0
0 1 0 0
1 0 0 1
0 0 1 1
0 1 1 0
检查自启动,000 → 001 √,111 → 110 √
电路具有自启动性
110100,110100
√√√ √√
注意,考虑电路具有自启动性时,000和 111这两个特殊格的圈化值得关注,即,000要圈化,111不能圈化。
电路图例八,分析下图的模长及自启动性。要求列出状态转移真值表，并写出 Q3的输出序列。
解：
1）写出激励函数
D3= Q2；
D2= Q1；
D1= Q0；
D0= Q3⊕ Q2。
LD=Q0+ Q1+ Q2+ Q3
2）列出状态转移表
Q3 Q2 Q1 Q0
0 0 0 1
0 0 1 0
0 1 0 0
1 0 0 1
0 0 1 1
0 1 1 0
1 1 0 1
1 0 1 0
0 1 0 1
1 0 1 1
0 1 1 1
1 1 1 1
1 1 1 0
1 1 0 0
1 0 0 0
LD=Q0+ Q1+ Q2+ Q3
当 Q3Q2Q1Q0= 0000时,即,
LD=1,计数
0000→0001 √
D0= Q3⊕ Q2
偏离状态,0000→0001 √
电路具有自启动
3)求出 Q3序列为,000100110101111
例九,分析下图模长及自启动性,并列出状态转移真值表。
状态转移真值表
Q0 Q1 Q2 Q3
0 1 0 0
1 0 1 0
0 1 0 1
0 0 1 0
1 0 0 1
1 1 0 0
0 1 1 0
1 0 1 1
1 1 0 1
1 1 1 0
M = 10
偏离状态分析：
0000→1000 →0100 √
1111→0100 √(置 数 ）
0001→0000→1000→0100 √
0111→0011→0001→0000 √
具有自启动性例十：试用 74194及 74151设计产生序列
11100010011010,··要求电路具有自启动性。
解,11100010011010,111000 ···
降去 Q3,
↓
注意,要使电路具有自启动性，
0000一定要取,1”，
才能使 0000→0001。
1111一定要取,0”，
才能使 1111→1110。
例十一：电路如下图所示。（ 1）该电路的模长
M= ＿＿ ； （ 2）该电路 ＿＿ （有?无）自启动性；
（ 3）如门 G的输出断开，则电路的状态
Q3(II)Q2(II)Q1(II)Q0(II)Q3(I)Q2(I)Q1(I)Q0(I)为：
＿＿＿＿＿＿＿＿＿＿＿ 。
解：本电路是按置最大数计算,LD=M–2，则
(10001000)2=(136)10,M=136+2=138
例十二,分析下图电路,写出状态转移表 (设初态
Q3 Q2 Q1 Q0=0111)。
解,74161：
D0=Q1⊕ Q2,D1= Q0,D2= Q1
74151,
D0= D1= D2= D3=D5=0,
D4= D6= D7= 1
A2= Q2,A1= Q1,
A0= Q0 。
F1= Q2 F2= Y
列状态转移表
Q2 Q1 Q0 F1 F2
1 1 1 1 1（ D7）
1 1 0 1 1（ D6）
1 0 0 1 1（ D4）
0 0 1 0 0（ D1）
0 1 0 0 0（ D2）
1 0 1 1 0（ D5）
0 1 1 0 0（ D3）
1 1 1 1 1（ D7）
74151,
D0= D1= D2= D3=D5=0,
D4= D6= D7= 1
A2= Q2,A1= Q1,
A0= Q0 。
F1= Q2
F2= Y
74161：
D0=Q1⊕ Q2,
D1= Q0,D2= Q1
例十三：原始状态转移表如下表所示，完成以下项目。
1,作该表的状态化简隐含表 ;
2,在状态 A? B? C? D? E中共有 ＿ 个等价对,
它们分别是 ＿＿＿＿＿＿＿＿ ;
3,在状态 A? B? C? D? E中共有 ＿ 个最大等价类,它们分别是 ＿＿＿＿＿＿＿＿ 。
解：
例十四、已知某电路具有 1个输入信号 CP,5个输出信号 A,B,C,D和 E,5个输出信号均为模值 M＝ 8序列信号，输入信号与输出信号以及输出信号之间的关系如下图所示。要求：
1）选用合适器件设计具有下图时序的电路。
2）搭试所设计的电路，并记录其输入与输出信号的波形。
解,分析思路,
① 电路具有 1个输入信号 CP,5个输出信号 A,B,C、
D和 E。
选择芯片,74138
② 5个输出信号均为模值 M＝ 8序列信号。
选择芯片,74161；实现 M=8的计数器。
000 001010011100 101110 111 000
所给的波形中有一个 ABCDE=00000状态需要考虑。
③ 输入信号与输出信号以及输出信号之间的关系如下图所示。
000 001010011100 101110 111 000
0
0
0
0
0
A=1 1 0 0 0 0 0 0
B=0 0 1 1 1 1 0 0
C=0 0 0 1 1 1 0 0
D=0 0 0 0 0 0 1 0
E=0 0 0 0 0 0 0 1
m0 m1 m2 m3 m4 m5 m6 m7
1
缺少：
,00000”状态考虑,00000”状态，电路可修改如下,
1
11
11
1
1
1
0
0
0
0
0
例十五、用合适器件设计一个 N=18的分频器，要求分频器输出信号为方波信号。
解,分析思路,
关键词,方波 → 是指输出信号为方波。
设计思路,N=18 = 9× 2；
即,① 先设计一个 M=9的计数器；
②再设计一个 M=2的计数器。
③把两个计数器级联，再从 M=2的计数器输出，这样可获得 N=18分频的方波信号。
