第六章 时序逻辑电路
6.1 概述数字电路根据其工作特点和结构的不同可以分为两大类,
组合电路 —— 不具备有记忆功能。
时序电路 —— 具备有记忆功能。
一?组合电路
1.结构特点
(1) 电路由逻辑门构成，不含记忆元件；
(2) 输入信号是单向传输的，电路中不含反馈回路；
2.功能特点,无记忆功能。
二、时序电路
1.结构特点
(1) 电路由 组合电路 和 存储电路 构成，含记忆元件；
(2) 电路中含有从输出到输入的反馈回路；
2.功能特点：有记忆功能。
例：对 JKFF，当 J=K=1时：
Qn=0,Qn+1=1；
Qn=1,Qn+1=0
X1
Xj
Z1
Zk
Q1
Qm
W1
Wl
X
Q
Z
W
… …
… …
图 6.1.1时序电路的结构框图
X1
Xj
Z1
Zk
Q1
Qm
W1
Wl
X
Q
Z
W
… …
… …
3.工作描述
(1)激励方程
)](,),(),(,)([)( 11 nmnnjnini tQtQtXtXFtW
),,2,1( li
X1
Xj
Z1
Zk
Q1
Qm
W1
Wl
X
Q
Z
W
… …
… …
(2)状态方程
)](,),(),(,)([)( 111 nmnnlnini tQtQtWtWGtQ
),,2,1( mi
X1
Xj
Z1
Zk
Q1
Qm
W1
Wl
X
Q
Z
W
… …
… …
(3)输出方程
)](,),(),(,)([)( 11 nmnnjnini tQtQtXtXHtZ
),,2,1( ki
X1
Xj
Z1
Zk
Q1
Qm
W1
Wl
X
Q
Z
W
… …
… …
(4)时钟方程 （同步,CP=CP1=CP2 =CPn)
(1)激励方程
)](,),(),(,)([)( 11 nmnnjnini tQtQtXtXFtW
),,2,1( li
(2)状态方程
)](,),(),(,)([)( 111 nmnnlnini tQtQtWtWGtQ
),,2,1( mi
(3)输出方程
)](,),(),(,)([)( 11 nmnnjnini tQtQtXtXHtZ
),,2,1( ki
(4)时钟方程 （同步,CP=CP1=CP2 =CPn)
三?时序逻辑电路的分类
1,按模型分类
mealy型,Z(tn+1) 与 Q (tn)? X(tn) 有关 ;
moore型,Z(tn+1) 只与 Q (tn) 有关。
强调,moore型是 mealy型的一种特例。
2,按时钟分类同步时序和异步时序同步时序,存储电路的状态变更是靠时钟同步。
只有一个 CP信号，
即,CP=CP1=CP2 =CPn
异步时序,有多个 CP信号。
① 脉冲型的异步时序电路，有多个 CP信号。
② 电位型异步时序电路无 CP信号。
（即：指基本 RSFF）
强调,本章主要只讨论，同步时序电路和脉冲型的异步时序电路。
6.2 时序电路的分析目的,是为了找出该电路输出和输入之间的逻辑关系,
以确定电路的逻辑功能。
一?分析步骤
1?分析电路的结构
（ 1）找出电路中哪些部分是组合电路。
（ 2）找出电路中哪些部分是存储电路。
（ 3）找出电路中的输入信号 X和输出信号 Z。
（ 4）再根据各 FF是否使用同一时钟确定电路是同步或异步时序电路。
2?写出四组方程
（ 1）时钟方程,（ 2）激励方程,
（ 3）次态方程,（ 4）输出方程。
3?作状态转移表?状态转移图、波形图。
4?叙述电路的逻辑功能。
例 6.2.1 分析图 6.2.1时序电路的逻辑功能。
解,1.结构分析组合电路,1个异或门 ;
存储电路,3个 DFF,构成同步的时序存储电路,
CP1=CP2=CP3=CP;
没有外部输入逻辑变量 ;
外部输出为 Z。
—— 由以上结构分析可知，这个时序电路为 Moore型电路。
2,写出四组方程
(1)时钟方程,CP=CP1=CP2=CP3 (同步 )
(2)激励方程,
（ 3） 各触发器的次态方程
（ 4） 电路的输出方程
3,作状态转移表、状态转移图或波形图作状态转移表时，先列草表，再从初态 (预置状态或全零状态 )按状态转移的顺序整理。
方法一：
方法二：
4,画出状态转移图
000 001 010
011100
111
110
101
6,逻辑功能,五进制同步加法计数器。
计数对象是 CP的上升沿,Z的下降沿作为进位信号。
当第 4个 CP↑到达后，电路状态由 011→100,Z=1。
当第 5个 CP↑到达后，电路状态由 100→000，并送出 Z的下降沿作为进位信号。
名词解释,
（ 1）有效循环 (或称为主循环 )
在计数电路中,用于计数的状态构成的循环称为 主循环,或称为 有效循环 。
（ 2）模值主循环中电路状态的数目，称为 计数器的模值,用 M表示（ 注意,M也是计数器的进制数 ）。
（ 3）偏离状态不在主循环中的状态，如本题中的
Q3 Q2 Q1= 101,110,111称为 偏离状态 。
（ 4）自启动对于存在偏离状态的电路，如果电路万一进入偏离状态，只要经过一个或多个 CP后，电路又能进入主循环，则称该电路 具有自行启动的能力 。显然前面介绍的图 6.2.1电路是可以自启动的。
（ 5）无效循环 （指不能自启动的电路）
对于不能自启动的电路，应该 强制打破它的死循环,将它们 纳入主循环 。
例二,分析图 6.2.4所示电路的逻辑功能。
图 6.2.4 例二的电路解,1.结构分析组合电路,由 6个逻辑门构成。
时序电路：由 2个 JKFF构成。
外部输入信号,X；外部输出信号,Z 。
（ Mealy型电路）
2,写出四组方程
① 时钟方程,CP=CP1 =CP2 (同步 )
② 各触发器的激励方程
③ 各触发器的次态方程
④ 电路的输出方程
3,作状态转移表?转移图表 6.2.3(b)例二电路的状态转移表令,A→00 ; B →01 ; C →10 ; D →11 。
表 6.2.3(c) 例二电路的状态转移表
4,电路的逻辑功能描述该 电路是一个可重叠的,1111,…” 序列信号检测电路。
例三,试分析图 6.2.6时序电路的逻辑功能。
解,(1)分析电路结构组合电路：无。
时序电路：由 3个 JKFF构成的异步时序。
外部输入,无。
外部输出,Q3?Q2?Q1
—— 这是一个典型的 moore型 电路。
2,写出四组方程
(1)时钟方程
(异步 )
(2)激励方程
(3)次态方程
(4)输出方程 (无 )
3,状态转移表
4.波形图
5,逻辑功能由状态转移表和波形图可知,该电路可以实现八种状态构成的循环,而每来一个 CP↓,电路状态构成二进制数减,1”。因此，该电路是一个 异步 3位二进制减法计数器 （也叫做 异步八进制减法计数器 ）
。它对着 CP的下降沿进行计数 。
说明,优点,结构简单。
缺点,速度慢?分析麻烦，在 EDA工具中不支持异步电路。
6.1 试分析下图所示电路。
解,1）分析电路结构：该电路是由七个与非门及一个 JKFF组成，且 CP下降沿触发，属于米勒电路，输入信号 X1,X2，输出信号 Z。
3)状态转移表：
状态转移图：
假如设,X1=110110,X2=110100，
则可列出如下电路的工作状态转移表：
4)逻辑功能：
分析：
功能,实现串行二进制加法运算。 X1X2为被加数和加数,Qn为低位来的进位,Qn+1表示向高位的进位。且电路每来一个 CP，实现一次加法运算，即状态转换一次。
作业,6.1,6.6,6.8
6.1 概述数字电路根据其工作特点和结构的不同可以分为两大类,
组合电路 —— 不具备有记忆功能。
时序电路 —— 具备有记忆功能。
一?组合电路
1.结构特点
(1) 电路由逻辑门构成，不含记忆元件；
(2) 输入信号是单向传输的，电路中不含反馈回路；
2.功能特点,无记忆功能。
二、时序电路
1.结构特点
(1) 电路由 组合电路 和 存储电路 构成，含记忆元件；
(2) 电路中含有从输出到输入的反馈回路；
2.功能特点：有记忆功能。
例：对 JKFF，当 J=K=1时：
Qn=0,Qn+1=1；
Qn=1,Qn+1=0
X1
Xj
Z1
Zk
Q1
Qm
W1
Wl
X
Q
Z
W
… …
… …
图 6.1.1时序电路的结构框图
X1
Xj
Z1
Zk
Q1
Qm
W1
Wl
X
Q
Z
W
… …
… …
3.工作描述
(1)激励方程
)](,),(),(,)([)( 11 nmnnjnini tQtQtXtXFtW
),,2,1( li
X1
Xj
Z1
Zk
Q1
Qm
W1
Wl
X
Q
Z
W
… …
… …
(2)状态方程
)](,),(),(,)([)( 111 nmnnlnini tQtQtWtWGtQ
),,2,1( mi
X1
Xj
Z1
Zk
Q1
Qm
W1
Wl
X
Q
Z
W
… …
… …
(3)输出方程
)](,),(),(,)([)( 11 nmnnjnini tQtQtXtXHtZ
),,2,1( ki
X1
Xj
Z1
Zk
Q1
Qm
W1
Wl
X
Q
Z
W
… …
… …
(4)时钟方程 （同步,CP=CP1=CP2 =CPn)
(1)激励方程
)](,),(),(,)([)( 11 nmnnjnini tQtQtXtXFtW
),,2,1( li
(2)状态方程
)](,),(),(,)([)( 111 nmnnlnini tQtQtWtWGtQ
),,2,1( mi
(3)输出方程
)](,),(),(,)([)( 11 nmnnjnini tQtQtXtXHtZ
),,2,1( ki
(4)时钟方程 （同步,CP=CP1=CP2 =CPn)
三?时序逻辑电路的分类
1,按模型分类
mealy型,Z(tn+1) 与 Q (tn)? X(tn) 有关 ;
moore型,Z(tn+1) 只与 Q (tn) 有关。
强调,moore型是 mealy型的一种特例。
2,按时钟分类同步时序和异步时序同步时序,存储电路的状态变更是靠时钟同步。
只有一个 CP信号，
即,CP=CP1=CP2 =CPn
异步时序,有多个 CP信号。
① 脉冲型的异步时序电路，有多个 CP信号。
② 电位型异步时序电路无 CP信号。
（即：指基本 RSFF）
强调,本章主要只讨论，同步时序电路和脉冲型的异步时序电路。
6.2 时序电路的分析目的,是为了找出该电路输出和输入之间的逻辑关系,
以确定电路的逻辑功能。
一?分析步骤
1?分析电路的结构
（ 1）找出电路中哪些部分是组合电路。
（ 2）找出电路中哪些部分是存储电路。
（ 3）找出电路中的输入信号 X和输出信号 Z。
（ 4）再根据各 FF是否使用同一时钟确定电路是同步或异步时序电路。
2?写出四组方程
（ 1）时钟方程,（ 2）激励方程,
（ 3）次态方程,（ 4）输出方程。
3?作状态转移表?状态转移图、波形图。
4?叙述电路的逻辑功能。
例 6.2.1 分析图 6.2.1时序电路的逻辑功能。
解,1.结构分析组合电路,1个异或门 ;
存储电路,3个 DFF,构成同步的时序存储电路,
CP1=CP2=CP3=CP;
没有外部输入逻辑变量 ;
外部输出为 Z。
—— 由以上结构分析可知，这个时序电路为 Moore型电路。
2,写出四组方程
(1)时钟方程,CP=CP1=CP2=CP3 (同步 )
(2)激励方程,
（ 3） 各触发器的次态方程
（ 4） 电路的输出方程
3,作状态转移表、状态转移图或波形图作状态转移表时，先列草表，再从初态 (预置状态或全零状态 )按状态转移的顺序整理。
方法一：
方法二：
4,画出状态转移图
000 001 010
011100
111
110
101
6,逻辑功能,五进制同步加法计数器。
计数对象是 CP的上升沿,Z的下降沿作为进位信号。
当第 4个 CP↑到达后，电路状态由 011→100,Z=1。
当第 5个 CP↑到达后，电路状态由 100→000，并送出 Z的下降沿作为进位信号。
名词解释,
（ 1）有效循环 (或称为主循环 )
在计数电路中,用于计数的状态构成的循环称为 主循环,或称为 有效循环 。
（ 2）模值主循环中电路状态的数目，称为 计数器的模值,用 M表示（ 注意,M也是计数器的进制数 ）。
（ 3）偏离状态不在主循环中的状态，如本题中的
Q3 Q2 Q1= 101,110,111称为 偏离状态 。
（ 4）自启动对于存在偏离状态的电路，如果电路万一进入偏离状态，只要经过一个或多个 CP后，电路又能进入主循环，则称该电路 具有自行启动的能力 。显然前面介绍的图 6.2.1电路是可以自启动的。
（ 5）无效循环 （指不能自启动的电路）
对于不能自启动的电路，应该 强制打破它的死循环,将它们 纳入主循环 。
例二,分析图 6.2.4所示电路的逻辑功能。
图 6.2.4 例二的电路解,1.结构分析组合电路,由 6个逻辑门构成。
时序电路：由 2个 JKFF构成。
外部输入信号,X；外部输出信号,Z 。
（ Mealy型电路）
2,写出四组方程
① 时钟方程,CP=CP1 =CP2 (同步 )
② 各触发器的激励方程
③ 各触发器的次态方程
④ 电路的输出方程
3,作状态转移表?转移图表 6.2.3(b)例二电路的状态转移表令,A→00 ; B →01 ; C →10 ; D →11 。
表 6.2.3(c) 例二电路的状态转移表
4,电路的逻辑功能描述该 电路是一个可重叠的,1111,…” 序列信号检测电路。
例三,试分析图 6.2.6时序电路的逻辑功能。
解,(1)分析电路结构组合电路：无。
时序电路：由 3个 JKFF构成的异步时序。
外部输入,无。
外部输出,Q3?Q2?Q1
—— 这是一个典型的 moore型 电路。
2,写出四组方程
(1)时钟方程
(异步 )
(2)激励方程
(3)次态方程
(4)输出方程 (无 )
3,状态转移表
4.波形图
5,逻辑功能由状态转移表和波形图可知,该电路可以实现八种状态构成的循环,而每来一个 CP↓,电路状态构成二进制数减,1”。因此，该电路是一个 异步 3位二进制减法计数器 （也叫做 异步八进制减法计数器 ）
。它对着 CP的下降沿进行计数 。
说明,优点,结构简单。
缺点,速度慢?分析麻烦，在 EDA工具中不支持异步电路。
6.1 试分析下图所示电路。
解,1）分析电路结构：该电路是由七个与非门及一个 JKFF组成，且 CP下降沿触发，属于米勒电路，输入信号 X1,X2，输出信号 Z。
3)状态转移表：
状态转移图：
假如设,X1=110110,X2=110100，
则可列出如下电路的工作状态转移表：
4)逻辑功能：
分析：
功能,实现串行二进制加法运算。 X1X2为被加数和加数,Qn为低位来的进位,Qn+1表示向高位的进位。且电路每来一个 CP，实现一次加法运算，即状态转换一次。
作业,6.1,6.6,6.8
